64位子字并行加法器的设计

采用最小数目位数为4的加法器（带进位输入输出）为底层模块（使用超前进位法），然后通过两个底层模块用串联进位（类似于行波进位）的方法构成基础单元8位加法器的模型。最后再用8个8位加法器模型构成总体系统模型。 输入被加数和加数的信号，以及mode和进位输入信号后，系统利用mode和各进位输入对基本8位模型的进位传递即进位输入端进行控制，选择接受指定进位的输入还是低级模块的进位输出。以此来实现不同模式下的64位子字并行加法算法。