带隙基准源

非常具有参考使用价值和意义的带隙基准源参考资料

Verilog HDL入门教程

华为Verilog HDL入门教程;华为;Verilog HDL

华为FPGA设计的很好资料

华为公司对FPGA的开发注意事项，包括设计规范，设计流程，典型电路设计

用VHDL设计数字时钟

用xilinx s3e实现了 可用于调时，分；调年月日，在液晶上显示的数字时钟

自己用SPANTAN3E做的电子钟

自己用SPANTAN3E写的，请大家看看

XILINX 辅导资料

ISE 8.2I ,ISE 10.1 ,SPANTAN3E器件概述