• 基于FPGA的SVM决策函数实现

    开发环境为quartus2,采用verilog语言,详细的写出了SVM决策函数,可根据自己的要求改变输入数据类型以及SVM训练model的参数,即可输出判断结果。供大家参考学习。

    5
    1065
    12.3MB
    2018-11-01
    49
  • 波形发生并生成十进制和二进制的TXT文件,m文件

    波形发生并生成十进制和二进制的TXT文件,源码有详细说明,可根据自己的需求生成自己的想要的单频信号或者混合信号,并且生成波形文件,可以是十进制也可以是二进制。非常方便。

    0
    357
    3KB
    2018-08-06
    38
  • FPGA24小时时钟源码

    使用Verilog语言实现的FPGA实例,代码有详细解释,可在此基础上进行一定程度的修改,适合新手项目入手

    0
    357
    3.62MB
    2018-03-15
    9
  • 分享小兵

    成功上传3个资源即可获取
  • 分享学徒

    成功上传1个资源即可获取
  • 签到新秀

    累计签到获取,不积跬步,无以至千里,继续坚持!
  • 创作能手

    授予每个自然周发布1篇到3篇原创IT博文的用户
  • 持续创作

    授予每个自然月内发布4篇或4篇以上原创或翻译IT博文的用户。不积跬步无以至千里,不积小流无以成江海,程序人生的精彩需要坚持不懈地积累!
关注 私信
上传资源赚积分or赚钱