zynq开发教程.pdf
zynq开发,里面有详细的例程,明白VIVADO 和SDK 的简单开发流程,调试和固化代码。熟悉zynq核框架
Design of an Open-Source Sata Core for Virtex-4 FPGAs ,搭配本人博客中博文SATA控制器学习资料整理 有理解说明
DDR 简单的控制代码。只要复位输入正确,系统复位先高后低,就可以实现DDR读写。如果DDR配置成功则复位完成(从高到低),时钟锁存,初始化完成。如果这些都配置完成了,DDR还是不对,那很大原因就是参数配置和状态机跳转不对
只要代码中没有中文注释,没有乱码就可以翻译。个别翻译转换不了的会有提示,自己对应更改即可。再也不用担心自己看不懂VHDL 了。
笔耕不辍
持续创作
创作能手
分享精英