@Zynq开发全过程概览.pdf

该ppt讲述了zynq的普通开发流程，包括vivado block设计，sdk设计，linux内核裁剪等

02Kintex修炼秘籍-MIG DDR应用3缓存设计.pdf

节介绍 7 系列 FPGA 存储器接口解决方案核心架构，概述了核心模块和接口。图 4-1-1 所示的用户 FPGA 逻辑模块是需要连接到外部 DDR2 或 DDR3 SDRAM 的任何 FPGA 设计。 用户 FPGA 逻辑通过用户界面连接到内存控制器。IPCORE 提供了一个用户 FPGA 逻辑示例。

pg020_axi_vdma.pdf

The Xilinx® LogiCORE™ IP AXI VDMA core is a soft IP core. It provides high-bandwidth direct memory access between memory and AXI4-Stream video type target peripherals including peripherals which support the AXI4-Stream Video protocol as described in the Video IP: AXI Feature Adoption section of the Vivado AXI Reference Guide (UG1037) [Ref 1].