基于quartus II的VHDL数字钟设计
1.进行正常的时、分计时功能,二十四小时制计时 2.由数码管显示24h、60min 3.设置时间 4.整点报时 5.闹钟功能
5
3420
4.7MB
2018-12-26
44