30_Uart2EEPROM.zip

FPGA 串口读写EEPROM,FPGA 串口读写EEPROM,verilog HDL cyclone

iCore原理图.pdf

fpga原理图 cyclone i_core3 开发板原理图 基于fpga通过fsmc接口与stm32通讯

小梅哥DDR2简明教程V1.1.pdf

为了实现 DDR 接口， Intel（原 Altera） Cyclone IV E FPGA 的部分管脚支持双数据速 率传输。在 Quartus II 软件中，我们可以通过调用 altddio IP 核来使用双数据速率 IO。 双数据速率 IO 包括 altddio_bidir（双向双速率 IO）、 altddio_in（输入型双速率 IO）、 altddio_out（输出型双速率 IO）。通过调用双速率数据 IO，就能够实现双数据速率传输了， 以下通过仿真的方式来体验 altddio_bidir 的使用方法。

EC20-MINIPCIE硬件设计手册

EC20-MINIPCIE硬件设计手册，包括硬件电路设计以及主要原理图