Verilog 实现的UART通讯

Verilog 编写的UART核，可以实现可定义形式数据的收到，测试工作正常