下载首页 / like_legend 的资源

  • XDC 约束技巧之CDC 篇

    CDC是Clock Domain Crossing的简称，CDC时序路径指的是起点和终点由不同时钟驱动的路径。在电路设计中对这些跨时钟域路径往往需要进行特别的处理来避免亚稳态的产生，例如使用简单同步器、握手电路或是FIFO来隔离

    0
    408
    947KB
    2017-11-09
    50

  • 数字图像处理技术-图像变换

    数字图像处理技术-图像变换 傅里叶变换 沃尔什变换 离散余弦变换 K-L变换

    0
    258
    1.61MB
    2017-11-09
    27

  • Verilog中的内存建模

    这里的内存模型指的是内存的行为模型。Verilog中提供了两维数组来帮助我们建立内存的行为模型。具体来说，就是可以将内存宣称为一个reg类型的数组，这个数组中的任何一个单元都可以通过一个下标去访问

    0
    147
    22KB
    2017-11-09
    12

  • zync 7000 related

    Zync related document

    0
    43
    45.71MB
    2013-04-24
    10

  • amba bus protocol

    ARM AMBA this is for your design

    0
    36
    851KB
    2013-04-24
    10
like_legend
码龄11年
暂无认证
关注 私信
上传资源赚积分or赚钱