功能部件设计
用Verilog语言编写,实现全加器(1位、4位、8位、16位、32位),使能寄存器,运算器
0
75
2KB
2015-11-12
10