基于Xilinx FPGA的多通道DDR4读写控制模块(包含整个工程)
在Xilinx FPGA中通过AXI接口逻辑,实现4个独立的DDR4读写通道,通道数可由参数配置,完成对DDR4的控制,上传为完整工程,开发环境为Vivado2018.2,已经上板验证。
5
4195
235.49MB
2021-04-08
31