spi-flash.zip

串口向fpga发送一条指令，fpga解析出指令控制flah完成擦除、读写数据。软件开发环境quartus13.1,使用黑金301开发板，spi flash为w25q16。文件包含软件工程，spi flash仿真模型、数据手册

FPGA控制LCD/VGA显示数字时钟

软件实现了在4.3寸LCD左上角显示一个数字时钟，针对VGA/LCD控制时许有一定基础的人群。开发环境为Quartus13.1，使用4.3寸LCD(RGB565接口)。整个软件主要由timer产生小时、分钟数值，经过BCD转换后输入到pic_char模块，然后将rgb输出到tft_ctl模块。

FPGA控制W5500完成UDP数据环回测试

FPGA控制W5500进行UDP数据环回测试，FPGA使用的是cyclone4，ep4ce6f17c8，开发环境是quartus2 13.1 ，仿真软件是modelsim10.c，整个软件工程重新分配引脚和例化ram后可移植到任一FPGA平台。软件将SPI底层和上层应用分开，因此也可以用于Ｗiznet其它以太网芯片。

FPGA实现dds 源码

https://download.csdn.net/download/changshengxiao/86949650 的源码

FPGA DDS Modelsim 仿真

说明DDS原理，及FPGA软件实现、仿真，开发环境Quartui18.1，Modelsim10.1d

FPGA串口数据包协议解析后的通过单口RAM和FIFO数据存储

关于FPGA在解析带有数据包协议的数据存储问题。FPGA先根据数据包协议接收数据并存储到RAM，在接收到完整一包数据后，将数据从RAM转移到FIFO中，后端的数据处理或者数据转发可以直接从FIFO读取。本代码模拟数据写入RAM，然后到FIFO过程。开发环境 Quartus18.1 ，开发语言 Verilog，仿真软件 Modelsim 6.6c

fpga两片ram的乒乓操作

两片ram的乒乓操作，quartus 18.1的工程文件，包括testbench。

VerilogHDL那些事儿.zip

VerilogHDL那些事儿包含modelsim时序，建模等适合新手和初级入门等

fpga串口多字节、数据包发送。modelsim仿真

fpga串口多字节、数据包发送。该资源是modelsim工程文件，下载后可直接用modelsim打开仿真。作者使用的版本是10.4

FPGA UART 发送数据

该资源是quartus的工程文件，版本是18.1，用Verilog编写，适配黑金301开发板，其他开发板可重新分配引脚。程序是500ms发送一次数据。