SystemVerilog、SystemVerilog Assertions及UVM相关文档资料

包含SystemVerilog的图书SystemVerilog for Verification（第3版）以及最新版IEEE标准；SystemVerilog Assertions的图书A Practical Guide for SystemVerilog Assertions；UVM1.2源码、官方手册、最新版IEEE标准以及图书A practical guide to adopting the universal verfication methodology(UVM)。

Vivado2018.1及license，亲测可用

Xilinx最新开发工具Vivado2018.1，windows版本，并且包含license，本人已经安装并使用，亲测可用。