时序设计

本专辑为您列举一些时序设计方面的下载的内容,fpga设计时序收敛、时序逻辑电路设计、软件设计中时序图等资源。把最新最全的时序设计推荐给您,让您轻松找到相关应用信息,并提供时序设计下载等功能。本站致力于为用户提供更好的下载体验，如未能找到时序设计相关内容，可进行网站注册，如有最新时序设计相关资源信息会推送给您。

阅读全文

时序设计

: 基于FPGA的八通道高速ADC的时序设计 针对八通道采样器AD9252的高速串行数据接口的特点，提出了一种基于FPGA时序约束的...最后通过功能测试和时序测试，验证了设计的正确性。此方法可适用于高端和低端FPGA，提高了系统设计的灵活性，降低了系统的成本。
评级：5 浏览量：1726 收藏量：6 资源大小：73KB 上传时间：2020-07-31

: 复杂处理器的上电时序设计 为确保芯片能可靠的工作，应用处理器的上下电通常都要遵循一定时序，本文以i.MX6UL应用处理器为例，设计中就必须要满足芯片手册的上电时序、掉电时序，否则在产品使用时可能会出现以下情况，，上电阶段的电流过大;...
评级：0 浏览量：357 收藏量：1 资源大小：285KB 上传时间：2021-01-20

: FPGA时序设计的Viso形状库.zip FPGA时序设计的Visio形状库。visio上花时序图的组建，从visio上打开模具打开，很全很好用。
评级：0 浏览量：1285 收藏量：4 资源大小：171KB 上传时间：2019-07-12

: 基于FPGA的串口通信时序设计 这篇文章主要总结一下串口通信的收发时序，IIC是一种半双工的通信协议，收发共用一条数据线，串口是一种全双工的通信协议，和IIC存在比较大的区别，所以就把串口也总结一下。
评级：0 浏览量：368 收藏量：0 资源大小：77KB 上传时间：2020-07-18

: ov5640时序设计详解 ov5640时序详解，讲的很清楚，很细，很适合初学者的学习
评级：4 浏览量：974 收藏量：2 资源大小：164KB 上传时间：2018-03-06

: xilinx FPGA时序设计文档ug903 AMD Vivado集成设计环境（IDE）使用Xilinx设计约束（XDC），并且不支持传统的用户约束文件（UCF）格式。 Xilinx设计约束（XDC）和用户约束文件之间存在关键差异（UCF）约束。XDC约束基于标准Synopsys设计约束...
评级：0 浏览量：93 收藏量：0 资源大小：3.7MB 上传时间：2023-10-16

: 高宏数、难时序设计的快速平面布局方法一种适用于高宏数、难时序设计的快速平面布局方法。微捷码 Talus 可基于逻辑组产生所有宏和标准单元的快速布局。我们可通过利用这种布局信息来突出并划分适合的"宏组",对于高宏数设计来说，这种方法要较一般的分组...
评级：0 浏览量：64 收藏量：0 资源大小：830KB 上传时间：2020-10-23

: FPGA基础之时序设计 文章标题：FPGA基础之时序设计。中国IT实验室嵌入式开发频道提供最全面的嵌入式开发培训及行业的信息、技术以及相关资料的下载.
评级：0 浏览量：45 收藏量：0 资源大小：49KB 上传时间：2020-10-21

: 计算机结构与逻辑设计(8时序设计).ppt 计算机结构与逻辑设计(8时序设计).ppt
评级：0 浏览量：37 收藏量：0 资源大小：2.25MB 上传时间：2022-05-21

: FPGA时序设计全面讲解时序信号的处理以及高速电路中时钟设计
评级：5 浏览量：67 收藏量：0 资源大小：4.45MB 上传时间：2012-11-02

: 基于单片机的模拟开关时序设计与仿真随着现代工业的飞速发展，对工况参数的实时监测越来越重要。参数的监测分为电量和非电量两大类，对于非电量参数的测量，测量成功与否主要取决于传感器的质量和对信号的提取。由于电容传感器具有结构简单、功耗低...
评级：0 浏览量：71 收藏量：0 资源大小：69KB 上传时间：2021-01-19

: 简单组合时序电路设计要求：完成占空比（高电平占一个时钟周期的比例）为0.25的8分频电路模块的Verilog设计，并且设计一个仿真测试用的Verilog程序，从时序上验证分频电路模块的正确性。　整数分频器的设计原理　1.1 偶数倍分频　...
评级：0 浏览量：335 收藏量：0 资源大小：81KB 上传时间：2021-01-12

: 基于FPGA的AXI4总线时序设计与实现针对AXI4总线设备之间的高速数据传输需求，根据AXI4总线协议，设计实现了一种基于FPGA的AXI4总线读写时序控制方法。以FPGA为核心，采用VHDL语言，完成了满足AXI4总线协议的读猝发方式数据传输和写猝发方式数据传输...
评级：5 浏览量：3895 收藏量：5 资源大小：533KB 上传时间：2020-10-17

: 三轴一体轻小型光纤陀螺仪的时序设计 在满足现场可编程逻辑器件（KLM9）专用资源约束的条件下，使用一片KLM9完成了三轴调制解调信号时序的设计，并计算了其在中精度范围内跟踪特征频率的精度实验结果表明：时序设计满足三轴一体轻小型光纤陀螺仪对调制...
评级：0 浏览量：120 收藏量：0 资源大小：260KB 上传时间：2021-07-06

: 时序逻辑电路设计报告.doc Multisim设计一个简易交通灯控制电路实验报告
评级：0 浏览量：1476 收藏量：2 资源大小：517KB 上传时间：2021-07-14

: FPGA时序设计的Viso形状库,visio画fpga时序图 FPGA时序设计的Viso形状库，可以简单方便的画出时序图，得到很好地时序分析
评级：5 浏览量：1536 收藏量：4 资源大小：171KB 上传时间：2019-07-12

: FPGA时序设计的归纳总结 FPGA设计中时序设计既是关键也是最难的，这是归纳和总结了常见的时序设计要点，非常有参考价值的。
评级：4 浏览量：86 收藏量：0 资源大小：3.56MB 上传时间：2011-06-17

: 基于VHDL的XRD44L60驱动时序设计 针对CCD输出信号的复杂性，介绍了电荷耦合器件（CCD）专用的视频信号处理器件XRD44L60的功能特点，设计了针对XRD44L60的时序控制电路并在QuartusⅡ软件环境下仿真。结果证明，该设计结构简单，可靠性高，性能稳定，...
评级：0 浏览量：70 收藏量：0 资源大小：404KB 上传时间：2021-04-16

: 基于FPGA的线阵CCD驱动时序电路设计通过对TCDl50lD输出图像信号特征的简要分析，分别阐述了内、外2种除噪方法，并给出了相应的时序，再利用Quartus II 7．2软件平台对TCDl501D CCD驱动时序及AD9826的采样时序进行了设计及结果仿真，使CCD的驱动变得...
评级：0 浏览量：807 收藏量：2 资源大小：354KB 上传时间：2020-08-07

: FPGA时序设计的Viso形状库.rar Visio用来画波形图的几个形状库：包括FPGA DESIGN，逻辑组件，时序组件，状态机组件。
评级：0 浏览量：668 收藏量：2 资源大小：157KB 上传时间：2020-02-20

: 线阵 CCD 驱动的FPGA时序设计线阵 CCD 驱动的FPGA时序设计希望有帮助
评级：5 浏览量：383 收藏量：5 资源大小：413KB 上传时间：2012-05-22

: 电源技术中的正确的同步降压FET时序设计由于工程师们都在竭尽所能地获得其电源的最高效率，时序优化正变得越来越重要。在开关期间，存在两个过渡阶段：低压侧开关开启和高压侧开关开启。　低压侧开启开关至关重要，因为该过渡阶段几乎没有损耗，也即...
评级：0 浏览量：74 收藏量：0 资源大小：159KB 上传时间：2020-10-20

: 实验1时序电路的设计_eda时序电路设计_ EDA实验时序电路的设计实验报告包含实验目的实验原理
评级：0 浏览量：174 收藏量：0 资源大小：38KB 上传时间：2021-09-29

: 正确的同步降压FET时序设计由于工程师们都在竭尽所能地获得其电源的最高效率，时序优化正变得越来越重要。在开关期间，存在两个过渡阶段：低压侧开关开启和高压侧开关开启。
评级：0 浏览量：66 收藏量：0 资源大小：133KB 上传时间：2020-10-17

: 基于FPGA的AXI4总线时序设计与实现.pdf 基于FPGA的AXI4总线时序设计与实现.pdf
评级：5 浏览量：293 收藏量：2 资源大小：571KB 上传时间：2021-07-13

: B3G TDD系统的基带链路架构与时序设计 本文通过参与“863”FuTURE项目中B3G TDD系统的设计与实现过程，探讨B3G系统中基带时序设计和系统中存在的问题，并给出解决方法。
评级：0 浏览量：47 收藏量：0 资源大小：774KB 上传时间：2021-01-20

: 一种抗反辐射导弹诱偏系统时序设计及验证-论文一种抗反辐射导弹诱偏系统时序设计及验证
评级：0 浏览量：67 收藏量：0 资源大小：870KB 上传时间：2021-05-18

: 基于AD9979的多工作模式时序设计 (2013年) 为实现多应用环境下的高速摄像，提出一种面阵行间转移电荷耦合器件(CCD)多工作模式的设计方法。根据面阵CCD芯片KAI-0340D...实验结果表明，该方法设计的时序可在4种分辨率下稳定工作，基本满足多种高速摄像的应用要求。
评级：0 浏览量：63 收藏量：0 资源大小：365KB 上传时间：2021-05-22

: FPGA时序设计的Viso形状库源码.zip FPGA时序设计的Viso形状库源码.zip
评级：0 浏览量：77 收藏量：1 资源大小：171KB 上传时间：2021-09-29

: 模块多端口握手时序设计-之二模块多端口握手时序设计，流水线控制逻辑模块设计，本文章介绍二对一模式
评级：0 浏览量：236 收藏量：0 资源大小：267KB 上传时间：2018-11-07

: 时序电路设计：时分秒计时电路.ms14 时序电路设计：时分秒计时电路.ms14
评级：0 浏览量：282 收藏量：1 资源大小：279KB 上传时间：2019-03-29

: 现代时序CPU设计.zip 头歌平台计算机组成原理单总线CPU设计　现代时序　全通关源码
评级：5 浏览量：359 收藏量：2 资源大小：356KB 上传时间：2021-12-15

: FPGA时序设计的Viso形状库_fpga_FPGA原理图_FPGA设计 FPGA时序设计的Viso形状库，可以简单方便的画出时序图，得到很好地时序分析
评级：0 浏览量：101 收藏量：0 资源大小：171KB 上传时间：2019-07-12

: HP6525 英业达上电时序设计 HP6525 笔记本电脑英业达设计上电时序设计
评级：0 浏览量：81 收藏量：0 资源大小：289KB 上传时间：2013-05-13

: FPGA设计中的时序分析及异步设计 FPGA设计中的时序分析及异步设计
评级：0 浏览量：87 收藏量：0 资源大小：233KB 上传时间：2017-08-21

: 逻辑组高宏数、难时序设计平面布局方法我们一起学习适用于高宏数、难时序设计的快速平面布局方法。微捷码Talus可基于逻辑组产生所有宏和标准单元的快速布局。我们可通过利用这种布局信息来突出并划分适合的“宏组”，对于高宏数设计来说，这种...
评级：0 浏览量：49 收藏量：0 资源大小：47KB 上传时间：2020-10-24

: 时序约束设计赛灵思时序约束教程，非常详细，官网使用手册的ppt版本，简单使用
评级：0 浏览量：50 收藏量：0 资源大小：1.33MB 上传时间：2015-09-17

: 单片机与DSP中的基于单片机的模拟开关时序设计与仿真随着现代工业的飞速发展，对工况参数的实时监测越来越重要。参数的监测分为电量和非电量两大类，对于非电量参数的测量，测量成功与否主要取决于传感器的质量和对信号的提取。由于电容传感器具有结构简单、功耗低...
评级：0 浏览量：54 收藏量：0 资源大小：66KB 上传时间：2020-11-03

: 基于FPGA的面阵CCD驱动时序设计.pdf 基于FPGA的面阵CCD驱动时序设计.pdf
评级：0 浏览量：56 收藏量：0 资源大小：771KB 上传时间：2021-07-13

: 基于FPGA的CMOS图像传感器LUPA-4000时序设计.pdf 基于FPGA的CMOS图像传感器LUPA-4000时序设计.pdf
评级：5 浏览量：120 收藏量：0 资源大小：1.45MB 上传时间：2021-07-13

: 基于FPGA的八通道高速ADC的时序设计 (2013年) 针对八通道采样器AD9252的高速串行数据接口的特点,提出了一种基于FPGA时序约束的高速解串...最后通过功能测试和时序测试,验证了设计的正确性。此方法可适用于高端和低端FPGA,提高了系统设计的灵活性,降低了系统的成本。
评级：0 浏览量：110 收藏量：0 资源大小：1.21MB 上传时间：2021-05-18

: 基于FPGA的全帧紫外CCD驱动时序设计.pdf 基于FPGA的全帧紫外CCD驱动时序设计.pdf
评级：0 浏览量：41 收藏量：0 资源大小：654KB 上传时间：2021-07-13

: 基于FPGA的八通道高速ADC的时序设计.pdf 基于FPGA的八通道高速ADC的时序设计.pdf
评级：0 浏览量：87 收藏量：0 资源大小：472KB 上传时间：2021-07-13

: SDRAM时序约束设计很好的sdram时序约束设计资料，很适合初学者的学习，看了一定会对时序约束有更深入的了解
评级：0 浏览量：292 收藏量：0 资源大小：336KB 上传时间：2018-03-06

: ASIC中的异步时序设计 ASIC中的异步时序设计
评级：0 浏览量：52 收藏量：0 资源大小：245KB 上传时间：2012-12-09

: FPGA时序设计的Viso形状库,visio画fpga时序图源码.zip.zip FPGA时序设计的Viso形状库,visio画fpga时序图源码.zip.zip
评级：5 浏览量：282 收藏量：2 资源大小：171KB 上传时间：2021-10-14

: ASIC 中的异步时序设计 绝大部分ASIC设计工程师在实际工作中都会遇到异步设计的问题。文章针对异步时序产生的问题,介绍了几种同步的策略。结绳法和异步FIFO的异步比较法
评级：0 浏览量：172 收藏量：0 资源大小：234KB 上传时间：2014-12-15

资源推荐

相关资源标签

FPGA 时序设计 ASIC 异步时序上电时序 MTBF FIFO; 异步设计 ov5640 时序约束数字电路集成电路多对一端口时序电路设计 FPGA时序设计 visio 时序图插件，Visi 串口通信多通道ADC 无线数据传输线阵CCD 驱动时序电路开关|稳压电源技术单片机与DSP 光电转换时序控制驱动电路工程技术论文光纤陀螺仪硬件技术硬件开发参考文献专业指导课程设计 fpga FPGA原理图 FPGA设计文档资料 fpga开发