VHDL

VHDL语言入门教程 这本入门教程书对于刚开始学VHDL的新手来说，讲解比较详细，非常适合入门！

评级：0 浏览量：463 收藏量：2 资源大小：2.77MB 上传时间：2018-10-10

可综合的arm7 vhdl 代码 sARM7TM————vhdl.rar 可综合的arm7 vhdl 代码 希望对大家有用~~~ 希望

评级：0 浏览量：77 收藏量：0 资源大小：139KB 上传时间：2019-09-04

VHDL文本调用方式 其次选择定制的功能块名称LPM_FIFO，输出文件的格式VHDL，输出文件的路径及文件名等（如图3所示）；接着进行数据参数选择（如图4所示）、端口设置选择（如图5所示）、数据输出控制选择（如图6所示）、优化方式选择...

评级：0 浏览量：68 收藏量：0 资源大小：1.04MB 上传时间：2021-01-19

VHDL实用教程[完整版]_潘松_PDF高清+word文档 EDA 技术丛书 VHDL 实用教程 潘 松 王国栋 编著 内 容 简 介 本书比较系统地介绍了 VHDL 的基本语言现象和实用技术 全书以实用和可操作为基点 简洁而又不失完整地介绍了 VHDL 基于 EDA 技术的理论与实践方面的...

评级：1 浏览量：1996 收藏量：1 资源大小：11.73MB 上传时间：2019-06-28

COMPARE的VHDL源程序 比较器COMPARE模块是数据处理模块PROCESSOR内部的一个子模块，其功能就是根据两个输入参数求出其值。其输入、输出端口如图1 所示。 　图1 COMPARE的输入、输出端口如图 　欢迎转载，信息维库电子市场网...

评级：0 浏览量：53 收藏量：0 资源大小：57KB 上传时间：2021-01-19

FPGA的VHDL源程序 欢迎转载,信息来自维库电子市场网（www.dzsc.com） : window._bd_share_config = { "common": { "bdSnsKey": {}, "bdText": "",

评级：0 浏览量：70 收藏量：0 资源大小：342KB 上传时间：2021-01-19

protel99se与VHDL 问：PROTEL99SE设计PLD时，本来支持CUPL语言，但是里面有VHDL语言选项，但是好像给了以后也没有确定键。不过我可以把VHDL语言打开，但是运行编译时，没有反应，不知怎么回事，如果他不支持VHDL语言，为什么里面还有...

评级：0 浏览量：65 收藏量：0 资源大小：22KB 上传时间：2020-12-09

FLASH控制器的VHDL代码集锦 这里包括很多FLASH控制器的VHDL代码集锦，有很多nor flash及nandflash，比如：am29lv系列的，am41，am42系列，s29系列，还有INTEL相关的东西。

评级：0 浏览量：162 收藏量：2 资源大小：6.08MB 上传时间：2019-08-27

verilog vhdl转化器各个版本 可用于verilog到vhdl的转化工具 x-hdl,  VHDL2Verilog vhdl to verilog 多个版本的. X-HDL3.2.52 XHDL_4.0.29 X-HDL_v3.2.55

评级：0 浏览量：181 收藏量：0 资源大小：301KB 上传时间：2017-10-19

简单CPU VHDL代码及详细注释.rar 一个VHDL编写的cpu代码，一共有200多行，不过麻雀虽小，却五脏俱全，而且作者对每行代码都做了详细的说明.

评级：0 浏览量：744 收藏量：2 资源大小：32KB 上传时间：2019-09-06

RESULT的VHDL源程序 边界判断器RESULT模块是数据处理模块PROCESSOR内部的一个子模块，其功能就是根据区分度阈值、四个滤波器的输出及其值进行边界的判断。其输入、输出端口如图1所示。 　图1 RESULT模块的输入、输出端口图 ...

评级：0 浏览量：93 收藏量：0 资源大小：117KB 上传时间：2021-01-19

从VHDL语言基础到VHDL仿真综合学习资料下载.rar  VHDL语言基础，2. VHDL基本结构，3. VHDL语句，4. 状态机在VHDL中的实现，5. 常用电路VHDL程序，6. VHDL仿真，7. VHDL综合   HDL----Hardware Description Language 一种用于描述数字电路的功能或...

评级：0 浏览量：203 收藏量：0 资源大小：1.58MB 上传时间：2019-07-23

VHDL 转verilog 软件(源代码) 如题，一个用yacc写的VHDL 转Verilog的工具，很好用啊 verilog , VHDL , 软件 , 源代码

评级：1 浏览量：185 收藏量：2 资源大小：30KB 上传时间：2019-08-25

4*4键盘 VHDL 全部代码 4*4键盘 VHDL 全部代码 这是我做的一个课程设计！其中包括核心和外围电路！其中有一个doc详细说明了硬件消抖动的原理！ 4×4 , VHDL , 键盘 , 硬件消抖

评级：0 浏览量：665 收藏量：4 资源大小：688KB 上传时间：2019-08-31

用VHDL设计有限状态机的方法 火龙果软件工程技术中心 摘要：以离心机定时顺序控制器的设计为例，阐述了用VHDL设计有限状态机的方法，讨论了如何消除状态机输出信号的“毛刺”。关键词：VHDL状态机EDA离心机毛刺 现代数字系统的设计一般都采用...

评级：0 浏览量：273 收藏量：0 资源大小：184KB 上传时间：2021-03-03

通用异步串行接口的VHDL实用化设计 　关键词：通用异步串行接口 VHDL 亚稳态 现场可编程逻辑阵列 1 引言　FPGA从实现粘合逻辑逐步发展成为设计平台的，在电子、通信以及航空航天等领域得到了广泛应用。本人近实现的中频软件无线电硬件平台，就以...

评级：0 浏览量：122 收藏量：0 资源大小：104KB 上传时间：2021-01-19

VHDL入门课件 1.绪论 2.开发软件与开发流程 3.VHDL硬件描述语言 4.Xilinx IP核、FPGA配置和电源设计 5.基于FPGA的系统实践 6.基于FPGA的嵌入式设计简介 7.上机实验

评级：0 浏览量：68 收藏量：0 资源大小：21.44MB 上传时间：2011-12-17

基于VHDL的99小时定时器设计及实现 本设计采用可编程芯片和VHDL语言进行软硬件设计，不但可使硬件大为简化，而且稳定性也有明显提高。由于可编程芯片的频率精度可达到50 MHz，因而计时精度很高。本设计采用逐位设定预置时间，其长时间设定可长达99小时...

评级：0 浏览量：206 收藏量：2 资源大小：343KB 上传时间：2021-01-19

组合逻辑电路83优先编码器的VHDL描述方法 复习编码器的原理，掌握编码器的设计实现方法，设计实现数字系统设计中常用的8线-3线优先编码器，逐步学会熟练运用MAX+PLUSⅡ或Quartus II软件，熟悉EDA的VHDL程序设计方法、学习掌握组合逻辑电路的VHDL描述方法，...

评级：0 浏览量：1650 收藏量：1 资源大小：358KB 上传时间：2021-07-07

Altera最新IPCORE VHDL源代码（非加密） LBSALE[50]LBSALEAltera最新IPCORE VHDL源代码 源代码

评级：0 浏览量：160 收藏量：1 资源大小：24KB 上传时间：2019-09-04

VHDL数据对象及各种数据 ——存放各种类型数据的容器，包括变量、常量和信号 　1. 变量（VARIABLE） 　规则：只能在进程（PROCESS）、函数（FUNCTION）和过程（PROCEDURE）中说明和使用的局域量 　定义格式： 　VARIABLE 变量名：数据...

评级：0 浏览量：141 收藏量：0 资源大小：40KB 上传时间：2021-01-19

FPGA VHDL 示例工程代码,中文注释.zip 入门学习FPGA的非常好的代码,可以控制LED流水灯,数码管,蜂鸣器,LCD,拨码开关等. 最大的优点是注释相当全,而且 都是中文,看起来非常方便. 部分代码和中文注释都是自己写的,所以要的分高了些,请谅解

评级：0 浏览量：577 收藏量：3 资源大小：8.29MB 上传时间：2019-08-26

在VHDL基础上Petri网并行控制器的实现  VHDL作为一种高速的硬件描述语言适于描述设计异步并发的系统，因而可与Petri网模型建立联系。用VHDL对模型进行程序设计，为模型的硬件实现奠定了基础。随着大规模、高密度的可编程逻辑器件FPGA和CPLD的问世与应用...

评级：0 浏览量：53 收藏量：0 资源大小：195KB 上传时间：2020-10-22

EDA/PLD中的通用异步串行接口的VHDL实用化设计 　关键词：通用异步串行接口 VHDL 亚稳态 现场可编程逻辑阵列 1 引言　FPGA从实现粘合逻辑逐步发展成为设计平台的核心，在电子、通信以及航空航天等领域得到了广泛应用。本人最近实现的中频软件无线电硬件平台...

评级：0 浏览量：144 收藏量：0 资源大小：117KB 上传时间：2020-12-01

VHDL在高速图像采集系统中的应用设计 摘要：介绍高速图像采集系统的硬件结构及工作原理，讲述FPGA在图像采集与数据存储部分的VHDL模块设计，给出采集同步模块的VHDL源程序。  关键词：图像采集 FPGA VHDL PCI 现代化生产和科学研究对图像采集系统的...

评级：0 浏览量：108 收藏量：0 资源大小：99KB 上传时间：2020-12-10

EDA中的显示译码器的VHDL源程序 EDA中的显示译码器的VHDL源程序 　: window._bd_share_config = { "common": { "bdSnsKey": {}, "bdText": "", "bdMini

评级：0 浏览量：362 收藏量：0 资源大小：165KB 上传时间：2021-01-19

EDA/PLD中的VHDL文本调用方式 其次选择定制的功能块名称LPM_FIFO，输出文件的格式VHDL，输出文件的路径及文件名等（如图3所示）；接着进行数据参数选择（如图4所示）、端口设置选择（如图5所示）、数据输出控制选择（如图6所示）、优化方式选择...

评级：0 浏览量：116 收藏量：0 资源大小：661KB 上传时间：2020-11-16

正弦查找表ROM的VHDL源程序 欢迎转载，信息维库电子市场网（www.dzsc.com） : window._bd_share_config = { "common": { "bdSnsKey": {}, "bdText": "", "b

评级：0 浏览量：211 收藏量：0 资源大小：152KB 上传时间：2021-01-19

VHDL 数字控制系统设计范代码.rar VHDL 数字控制系统设计范代码 设计 , 数字控制 VHDL 数字控制系统设计范代码.rar

评级：0 浏览量：83 收藏量：0 资源大小：46KB 上传时间：2019-09-09

异步FIFO的VHDL设计 摘要：给出了一个利用格雷码对地址编码的羿步FIFO的实现方法，并给出了VHDL程序，以解决异步读写时钟引起的问题。 关键词：FIFO双口RAM格雷码VHDLFIFO（先进先出队列）是一种在电子系统得到广泛应用的器件，通常...

评级：0 浏览量：243 收藏量：0 资源大小：83KB 上传时间：2021-02-03

基于VHDL的FPGA与NIOS_II实例精炼 代码共享.rar 基于VHDL的FPGA与NIOS_II实例精炼 代码共享.rar

评级：5 浏览量：135 收藏量：0 资源大小：107.82MB 上传时间：2019-09-05

EDA中的显示译码器YMQ47的VHDL源程序 显示译码器YMQ47的VHDL源程序 　: window._bd_share_config = { "common": { "bdSnsKey": {}, "bdText": "", "bdMin

评级：0 浏览量：182 收藏量：0 资源大小：199KB 上传时间：2021-01-19

SDH中E1接口分接复用器VHDL设计及FPGA实现 摘 要： 介绍了SDH系统中的接口电路--数字分接复用器的VHDL设计及FPGA实现。该分接复用器电路用纯数字同步方式实现，可完成SDH系统接口电路中7路(可扩展为N路)E1数据流的分接和复用。该设计显示了用高级硬件描述语言...

评级：0 浏览量：253 收藏量：1 资源大小：160KB 上传时间：2020-12-09

基于VHDL状态机设计的智能交通控制灯 火龙果软件工程技术中心 1设计方案十字路口设计两组交通灯分别控制东西和南北两个方向的交通。如图1所示，当东西方向的红灯亮时，南北方向对应绿灯亮，过渡阶段黄灯亮，即东西方向红灯亮的时间等于南北方向绿灯和...

评级：4 浏览量：343 收藏量：0 资源大小：487KB 上传时间：2021-03-03

基于VHDL的洗衣机控制器的设计 为降低设计成本，缩短设计周期，提出一种基于VHDL的洗衣机控制器的设计方案。该方案采用模块化的设计思想，并使用状态机完成控制模块的设计。整个系统在QuartusⅡ开发平台上完成设计、编译和仿真，并在FPGA硬件实验...

评级：0 浏览量：362 收藏量：2 资源大小：709KB 上传时间：2021-04-16

EDA中的5 s定时单元的VHDL源程序 5 s定时单元的VHDL源程序 　: window._bd_share_config = { "common": { "bdSnsKey": {}, "bdText": "", "bdMini":

评级：0 浏览量：249 收藏量：0 资源大小：173KB 上传时间：2021-01-19

EDA中的译码器电路YMQ的VHDL源程序 译码器电路YMQ的VHDL源程序 　: window._bd_share_config = { "common": { "bdSnsKey": {}, "bdText": "", "bdMini

评级：0 浏览量：41 收藏量：0 资源大小：152KB 上传时间：2021-01-19

单片机与DSP中的VHDL设计的消抖与滤波  同样在VHDL中我们可以采用类似的办法，对于小于触发器建立时间的毛刺可以用时钟打一下实现滤波。但对于开关或按键抖动等较大的干扰，我们可以采用延时比较法或积分法，或者二者并用。  比较法：这个方法很好...

评级：1 浏览量：142 收藏量：0 资源大小：40KB 上传时间：2020-12-08

EDA/PLD中的VHDL数据对象及各种数据 ——存放各种类型数据的容器，包括变量、常量和信号 　1. 变量（VARIABLE） 　规则：只能在进程（PROCESS）、函数（FUNCTION）和过程（PROCEDURE）中说明和使用的局域量 　定义格式： 　VARIABLE 变量名：数据...

评级：0 浏览量：282 收藏量：0 资源大小：41KB 上传时间：2020-11-12

基于VHDL语言的定时时基校正电路设计 摘　要：介绍了一种用于校正定时电路时基信号的方法，基于VHDL硬件描述语言来设计与实现，并给出了主要VHDL原代码和仿真波形图。 关键词：定时；时钟校正；VHDL；加法器 在定时电路中，合适而准确的时钟脉冲基准...

评级：0 浏览量：85 收藏量：0 资源大小：206KB 上传时间：2021-02-03

MCS-51单片机与FPGA接口逻辑设计的VHDL实现 摘 要：本文阐述了单片机和现场可编程门阵列FPGA各自的特点，指出在波形发生器设计中两者相结合设计的优势和在设计中所遇到的接口逻辑设计这个难点，详细给出了接口逻辑设计的VHDL程序。通过该接口程序设计，实现了...

评级：0 浏览量：175 收藏量：0 资源大小：353KB 上传时间：2021-02-03

基于VHDL语言的出租车计费系统设计 摘 要：利用VHDL语言设计出租车计费系统，使其实现计费以及预置和模拟汽车启动、停止、暂停等功能，并设计动态扫描电路显示车费数目，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点。...

评级：0 浏览量：385 收藏量：2 资源大小：221KB 上传时间：2021-02-03

基于FPGA的电子琴设计 用Altera公司的EP2C8Q208C8N芯片为核心器件，通过运用硬件编程语言VHDL描述，在Quartus II平台上，实现了电子琴的手动弹奏和自动演奏功能。本系统主要由音频发生模块，键盘控制模块和存储器模块组成。选择手动弹奏...

评级：0 浏览量：472 收藏量：5 资源大小：376KB 上传时间：2019-01-28

EDA中的时序控制电路的VHDL源程序 时序控制电路的VHDL源程序 　: window._bd_share_config = { "common": { "bdSnsKey": {}, "bdText": "", "bdMini

评级：0 浏览量：106 收藏量：0 资源大小：139KB 上传时间：2021-01-19

EDA中的计时器电路JSQ的VHDL源程序 计时器电路JSQ的VHDL源程序 　: window._bd_share_config = { "common": { "bdSnsKey": {}, "bdText": "", "bdMini

评级：0 浏览量：96 收藏量：0 资源大小：236KB 上传时间：2021-01-19

相位寄存器PEG1的VHDL源程序 欢迎转载，信息维库电子市场网（www.dzsc.com） : window._bd_share_config = { "common": { "bdSnsKey": {}, "bdText": "", "b

评级：0 浏览量：54 收藏量：0 资源大小：71KB 上传时间：2021-01-19

等待计费模块DDJF的VHDL源程序 欢迎转载,信息来自维库电子市场网（www.dzsc.com） : window._bd_share_config = { "common": { "bdSnsKey": {}, "bdText": "",

评级：0 浏览量：43 收藏量：0 资源大小：189KB 上传时间：2021-01-19

等待计时模块DDJS的VHDL源程序 欢迎转载,信息来自维库电子市场网（www.dzsc.com） : window._bd_share_config = { "common": { "bdSnsKey": {}, "bdText": "",

评级：0 浏览量：63 收藏量：0 资源大小：151KB 上传时间：2021-01-19