下载 >  开发技术 >  其它 > FFT(verilog)通过

FFT(verilog)通过 评分:

参考其他资料,以及老师帮助下出了点结果。此资料提供借鉴吧!
2011-11-17 上传大小:9KB
立即下载 开通VIP
分享
收藏 举报
FFT的verilog实现详解

FFT算法在FPGA上的verilog实现 详解 Implementation of Fast Fourier Transform (FFT) on FPGA using Verilog HDL

立即下载
FFT Verilog代码

FFT Verilog代码 进行了分类设计,还有仿真脚本等文件。

立即下载
verilogfft,对128采样点进行定点fft(非fft ip核),包含MATLAB,modelsim仿真文件

fft的verilog代码,不是采用自带ip核,对128采样点进行定点fft,fft的算法是采用的蝶形运算,压缩包里面包含fft的verilog、MATLAB代码和modelsim仿真文件,亲测通过。

立即下载
512FFT Verilog源代码

FFT的蝶形运算实现饿Verilog源代码,这是我们的一个实验中的一个重要模块。

立即下载
64,128,256点fft

用verilog写 的fft64点,128点,256点的RTL级代码及TESTBENCH

立即下载
fftverilog

这个是利用IP内核写的fft,建议私人不要下载(不过里面还有其他可参考的文件),youIP核的人可以下载参考

立即下载
verilog编写的1024点的fft快速傅立叶变换代码

verilog编写的1024点的fft快速傅立叶变换代码 verilog编写的1024点的fft快速傅立叶变换代码

立即下载
2048点FFT 在FPGA下实现的Verilog程序

2048点FFT 在FPGA下实现的Verilog程序

立即下载
fft1024 verilog代码 非ip核想学习的下载

fft1024 verilog代码 FFT代码

立即下载
verilog 编写fft

Verilog HDL是一种硬件描述语言(HDL:Hardware Description Language),以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。

立即下载
64点FFT变换

数字信号VLSI设计 verilog语言 64点快速傅里叶(FFT)变换

立即下载
基于CORDIC算法的一维FFT设计(Verilog)

本代码是完整的工程 是基于CORDIC算法实现的FFT 语言为Verilog

立即下载
基于fpga快速傅里叶变换(FFT)的IP核设计(含程序)

快速傅立叶变换(FFT)作为时域和频域转换的基本运算,是数字谱分析的必要前提。传统的FFT使用软件或DSP实现,高速处理时实时性较难满足。FPGA是直接由硬件实现的,其内部结构规则简单,通常可以容纳很多相同的运算单元,因此FPGA在作指定运算时,速度会远远高于通用的DSP芯片。FFT运算结构相对比较简单和固定,适于用FPGA进行硬件实现,并且能兼顾速度及灵活性。本文介绍了一种通用的可以在FPGA上实现32点FFT变换的方法。

立即下载
fft计算verilog 8点

自己写的8点fft 用verilog,有点问题结果有两个点错了

立即下载
32点FFTVerilog和MATLAB实现

32点FFTVerilog和MATLAB实现

立即下载
基于CORDIC算法的高速FFT的FPGA实现

一种基于cordic的FFT算法在FPGA中的实现,采用一种新型旋转因子,无需多余的ROM

立即下载
FPGA FFT ip核仿真教程

ISE下FPGA FFT ip核的建立及仿真教程。

立即下载
基于FPGA的二维FFT实现

对二维数据进行傅立叶变换可以得到其频谱信息,因此二维FFT模块是很多图像处理系统的重要组成部分。在Xilinx一维FFT变换IP核基础上,搭建二维FFT变换的实现架构,利用该模块可得到二维数据的频谱值。二维FFT可以分解为先对各行变换,再对行变换得到的矩阵进行列变换完成。根据进行行变换和列变换中对各行列计算的相对独立,设计中采用了两个一维FFT单元并行进行两个行或列的变换操作,从而提高了整个模块的运算效率。在完成整个算法处理流程的设计后,编写Verilog程序对其进行了实现。通过Modelsim观察整个处理流程的仿真波形,验证了对一维FFT单元正确地控制,从而实现了二维FFT变换。将所设计模块

立即下载
基于FPGA的二维FFT算法在LFMCW雷达信号处理中的应用

基于FPGA的二维FFT算法在LFMCW雷达信号处理中的应用

立即下载
2048点FFTmatlab程序

2048点FFT的matalb程序,生成每一级的地址规律,对编写FFT2048点的verilog Hdl代码很有作用 通过实验验证

立即下载
img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

FFT(verilog)通过

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
1 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

若举报审核通过,可返还被扣除的积分

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: