基于C8051F340的EEG信号采集系统的设计

所需积分/C币:9 2012-12-07 15:57:43 581KB PDF
收藏 收藏 1
举报

基于C8051F340的EEG信号采集系统的设计 基于C8051F340的EEG信号采集系统的设计
计算机应用 过CS、SHDN、BUSY、Din、 D outdo来控制ADS8344ADF7020,它是一款只需很少外部元件,工作在IM 进行A转换,并利用C8051F340集成片内电压基频段,并有高度灵活性的高集成度收发器。微控器 准给ADS8344转换器提供2.4V的参考电压,由于C805lF340通过内置SPI口配置ADF7020的寄存 该片内电压基准驱动能力较弱,因此采用了运算放器实现收发模式控制,通过Uαr接口实现无线数据 大器提高其驱动能力 的传输。在传输中,为了降低误码率,采用CRC校验 3.2C8051F340和A转换器控制的软件设计和检错重发的方法。发射器中C8051F340将要传输 发射器系统软件采用结构化、模块化设计,由主的数据包进行CRC编码后通过ADF7020发射出 程序、初始化子程序、时基中断子程序、无线配置子程去,接收器中C8051F340收到薮据包后进行CRC 序、数据传输子程序等组成。C8051F340与ADS8344校验,如果没有查出错误则发送正确信号,否则重发 控制涉及到初始化子程序和时基中断子程序两部信号。CR℃全称循环冗余校验是对数据块校验的 分。初始化中,CS、SHDN、Di、Dck这四条控制线种高效差错控制方法。本系统通过软件来完成CRC 对应的端口输出设置成推挽方式,BUSY、Dout设置计算,利用C8051F340存储空间较大特点,把8位 成漏极方式,与片内电压基准对应的P1.5口设置为二进制序列的CRC全部计算出来,放在一个表里存 模拟输入方式,同时使能电压基准功能模块。 储在C8051F340中,然后利用查表法获取CRC码, 针对U2、U3这两个模数转换器ADS8344分别提高了计算速度。程序流程图如图4所示。 编写了两个AD采样子程序 CoNvertion0(和 ADConvertion1(),因为无线传输控制部分占用了 初始化 初始化 C8051F340的SPI总线,所以在AD采样子程序中 配置ADF7020 配置ADF7020 采用I0口模拟SPI方式来控制ADS8344,由Dck 输出同步时钟,一个AA转换周期需24个同步时 有EEG数据包? 接收到 EG数据包? 发射 钟,其中前8个同步时钟与Din配合向ADS8344输 重发 CRC编码 信号 入控制命令字,该控制命令字包括通道选择、单端或 CRC校验 差分方式选择、采样时钟及转换使能控制位。输入完 匚发射数据包 有误码? 控制命令字节后,Dck置零可更好地抑制噪音。在 等待接收应答信号 发送正确信号 后16个同步时钟的下降沿,ADS8344将采样结果 请求重发信号? 输出到Dout时基中断子程序流程图如图3所示。 传输给计算机 进入中断 (a)发射器传输程序流程图 (b)接收器传输程序流程图 图4无线传输程序流程图 关中断 Fig 4 Fbw chart of the w ire ess transm isin program 变量初始化 调用AD转换子程序0 5C8051F340的USB接口单元设计 5.1USB接口电路硬件设计 存储采样数据 C805F340集成了全速USB2.0功能控制器、 完成16通道采集少 有8个USB端点、收发器、1K的 FIFO RAM以及集 成的时钟恢复电路,因此采用C8051F340的USB接 开中断 口的硬件设计相对较容易,主要包括两部分:供电方 返回 式的选择;USB接口电路。由于接收器最大工作电 图3时基中断子程序 流在60mA左右,而计算机最大供电电流在500mA Fig 3 Tim ng n terrupt subroutine 满足系统供电要求。C8051F340内部集成的稳压器 最大输出电流在100mA,因此采用USB自供电方 4无线传输单元的设计 式,5电源经集成稳压器输出3.3V电源给系统供 无线传输选用ADI公司的无线数传芯片电。设计USB接口时,为了防止ESD干扰,在USB 46 Autom ation Instrum en ta tion 20089) 计算机应用 接口处采用专用的ESD防护芯片NUP4201来保护USB收发器的相关访问。 电路。USB接口连接电路如图5所示。 中断服务子程序 USBUSB ISR.c:对于USB系 统,通讯过程均由主机发起,当USB中断时, ⅤCC C805lF340首先通过读取USB控制器的三个中断 GND 20 GND VPPE VBUS 寄存器CMⅣT、0UT1NT和N1NT判断中断来源 P3.0 PO 28P3.1 P PO USB复位中断、端点0中断、端点1输入中断、端 NUP4201 VCC VCC ⅤCC30 P4/X0 点2输出中断),然后根据不同的中断来源跳入相 24P3.6 PO.6/XTALI-48 PO.7/XTAL242 应的处理模块以进行不同的中断处理。所以在中 F 10uF luF 断服务子程序中主要包括:(1)端点0中断;当设 P40 P10 P4.1 P1.1 备插入主机后,首先经历总线枚举过程,当设备在 P4.3 P 18P44 导巴∞ 控制传输正确处 SETUP事务包并返回ACK握手 P4.5 P15 GND 6 P4.6 P1.6 包后,主机开始向设备的端点0发出一系列标准 P4.7 P1.7 设备请求,而设备此时同样要通过端点0回送给 R118 主机所要求的描述符,以便主机了解设备属性,调 方BUS VBuS P2.1 5/6/CSBK VBUSHILREGIN 用相关驱动程序;(2)端点1的数据传输,总线枚 人2CK13RsTc2CK P 举过程结束后,就可进入具体的数据传输阶段。总 C2DAT 14 C2D 体来说,中断服务子程序就是对USB总线上的中 断进行判定并将事件信息传递给其他的程序 图5USB接口电路 Fig5 USB nterface circu it 6结语 通过对C8051F340为核心的EEG信号采集系 5.2USB接口固件程序设计 统的设计解决了EEG信号采集、无线传输和USB 固件是指存储在USB接口芯片或微控器中的 代码,用于控制硬件系统运行,各种US标准请求 传输等问题,其中用I0口模拟SPⅠ接口的方法成 功实现了C8051F340与ADS8344间的控制;同时利 的处理,以及USB闲置模式的电源管理服务,实现 用C805lF340芯片的高集成度,用最少器件实现了 主机与外设之间的通信和数据传输。C8051F340的 USB接口电路的设计。测试结果表明,该EEG信号 USB固件程序采用模块化设计,分为主循环、中断 服务子程序、USB标准请求处理、硬件驱动层等部采集系统的A加采集分辨率为16bis、采样率达到 200Hz、无线传输误码率仅为0.05%;USB传输稳定 分。固件模块结构见图6。 可靠,可满足EEG信号采集的要求。该EEG信号采 主循环 集系统具有集成度高、功能多、功耗较低和操作方便 中断服务子程序 等特点,具有良好的应用前景 USB标准请求处理 硬件驱动层 参考文献: l] Cygnal In tegrated Products Inc.C805F单片机应用解析M]北 图6固件模块结构图 京:北京航空航天大学出版社,2002. Fg 6 S tructure of the fim w are m oduk 2] Silicon Laboratories Inc. D atasheet of C8051F34X ZL. 2003 B]王成儒,李英伟.USB2.0原理与工程开发M]北京:国防工业出 主循环U$ b Main.c:在完成系统各部分初始化 版社,2004 后,跟踪USB的中断事件,中断发生时引导执行相] Texas Instrum ents Inc. D atasheet of Ad ss8441-206 应的程序。USB标准请求处理 U SB Standard Re-]万光毅.C8051F单片机实验教程M北京:北京航空航天大学 quests. c:是对USB协议中主机标准命令的响应和处 出版社,2006 理,是主机与端点0间的通讯。硬件驱动层 6]杨金岩,郑应强,张振仁8051单片机数据传输接口扩展技术与 应用实例M]北京:人民邮电出版社,2005. U sB U tilities. c:是USB最底层的代码,执行程序对 自动化与仪表20089)

...展开详情
立即下载 低至0.43元/次 身份认证VIP会员低至7折
    抢沙发
    一个资源只可评论一次,评论内容不能少于5个字
    • 领英

      绑定领英第三方账户获取
    • GitHub

      绑定GitHub第三方账户获取
    • 脉脉勋章

      绑定脉脉第三方账户获得
    • 分享王者

      成功上传51个资源即可获取
    关注 私信 TA的资源
    上传资源赚积分,得勋章
    最新推荐