下载 >  课程资源 >  嵌入式 > 数电实验:数字电子钟设计74HC161
4

数电实验:数字电子钟设计74HC161

用四片74161构成两个六十进制计数器,再用两片构成二十四进制计数器,就可以组合成一个电子钟。本资源 是PPT,附有详细说明。
2009-06-12 上传大小:137KB
分享
收藏 (4) 举报

评论 共4条

lixuhuias 微机原理与接口实验必备
2014-03-02
回复
u011854820 不错,程序可以完美运行,代码清晰易懂
2013-12-13
回复
haitangpiaoxu 不错,程序可以完美运行,代码清晰易懂
2013-05-03
回复
74hc161数据资料相关信息

data数据资料的查询咨询,可实现想要的模块,芯片和资料下载请咨询

立即下载
二十四进制计数器

使用Quartus ii 软件编写的二十四进制计数器,所使用的语言为Verilog.

立即下载
用74ls161做的24进制计数器

用74ls161做的24进制计数器,可以看看,免费的,用七段数码管做的

立即下载
数电 作业设计60进制计数器

:计数器对输入脉冲进行计数,来一CP个脉冲,计数器状态变化一次。根据计数器循环长度M称之为M模计数器(M进制计数器),计数器状态编码,按二进制的递增或递减规律来编码,对应称加法计数器,减法计数器。

立即下载
74ls161计数器的multisim仿真

74ls161计数器的multisim仿真。帮同学做的,顺便拿出来共享,希望对大家有帮助。

立即下载
数字电路实验74LS192计数计-加/减法

实现两位十进制数的加计数和减计数,依此类推,可实现n位数的计数

立即下载
数字逻辑实验六 计数器及其应用

课程实验 包括实验详细步骤和最后的实验总结 清晰明了

立即下载
数电课程设计:八进制同步加法计数器

课程设计,八进制同步加法计数器八进制同步加法计数器八进制同步加法计数器八进制同步加法计数器

立即下载
数字电子钟设计(详细设计过程和电路图)

设计一个采用数字电路实现,对时,分,秒.数字显示的计时装置,周期为24小时,显示满刻度为23时59分59秒,并具有校时功能和报时功能的数字电子钟。电路主要采用中规模集成电路.本系统的设计电路由脉冲逻辑电路模块、时钟脉冲模块、时钟译码显示电路模块、整电报时模块、校时模块等部分组成。采用电池作电源,采用低功耗的芯片及液晶显示器,发生器使用石英晶振、计数振荡器CD4060及双D触发器74LS74,计数器采用同步双十进制计数器74LS160,锁存译码器是74LS248,整电报时电路用74LS74,74LS32及扬声器构成。

立即下载
基于74LS161的数字钟仿真

基于74LS161的数字钟电路,可调时分秒, 如果要更精确的计时,请使用分频电路

立即下载
74160同步十进制计数器灵活应用

74160同步十进制计数器灵活应用74160741607416074160741607416074160741607416074160741607416074160741607416074160741607416074160741607416074160

立即下载
74HC161中文资料(PDF格式)

74HC161中文资料(PDF格式)74HC161中文资料(PDF格式)74HC161中文资料(PDF格式)

立即下载
FPGA实验设计一个十进制计数器

MModelSim是工业界最优秀的语言仿真器,它提供最友好的调试环境,是作FPGA、ASIC设计的RTL级和门级电路仿真的首选。用它设计一个十进制计数器。

立即下载
利用VHDL语言编写的60进制计数器

该程序可进行60秒计数,用于数字时钟的编写。

立即下载
60进制加法计数器 VHDL QuartusII仿真

60进制加计数 VHDL QuartusII仿真 可自由更改进制

立即下载
2个74160做的60进制计数器

用2个74160做成的60进制计数器,用的是Quartus II

立即下载
16路抢答器电路设计

16路抢答器电路设计 引言 抢答器同时供15名选手或15个代表队比赛,设置一个系统清除和抢答控制开关S,该开关由主持人控制。抢答器具有锁存与显示功能。即选手按动按钮,锁存相应的编号,并在LED数码管上显示,同时扬声器发出报警声响提示。选手抢答实行优先锁存,优先抢答选手的编号一直保持到主持人将系统清除为止。抢答器具有定时抢答功能,且一次抢答的时间由主持人设定(如19秒)。当主持人启动"开始"键后,定时器进行减计时,同时扬声器发出短暂的声响,声响持续的时间0.5秒左右。参赛选手在设定的时间内进行抢答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答的时间,并保持到主持人将系统清除为止。如果定时时间已到,无人抢答,本次抢答无效,系统报警并禁止抢答,定时显示器上显示00。时显示器上显示00。

立即下载
HUST华科CS数字电路与逻辑设计课程设计实验报告(附源码)

本次课程设计每组要完成两个设计任务,其中一个设计任务是:“自动销售机控制器”;另外一个设计任务:“洗衣机控制系统”。 (1)各组要制定出详细设计方案,明确成员各自分工,认真记载毕业设计工作日记; (2)通过Verilog HDL完成规定的设计内容,采取模块化、层次化的设计方法设计电路,然后进行编译和仿真,认真记录实施过程中遇到的各自故障以及解决方法,保证设计的正确性; (3)生成bit文件,下载到开发板上,通过实际线路进行验证设计的正确性; (4)撰写设计报告,并对存在的问题进行分析、提出改进意见。

立即下载
大学数字电子钟课程设计实验报告

1.实验目的 ※掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法; ※进一步巩固所学的理论知识,提高运用所学知识分析和解决实际问题的能力; ※提高电路布局﹑布线及检查和排除故障的能力; ※培养书写综合实验报告的能力。 2.实验题目描述和要求 (1)设计一个有“时”、“分”、“秒”(24小时59分59秒)显示,且有校时功能的电子钟; (2)用中小规模集成电路组成电子钟,并在实验箱上进行组装、调试; (3)画出框图和逻辑电路图,写出设计、实验总结报告; (4)选做:整点报时。在59分51秒、53秒、55秒、57秒输出500Hz音频信号,在59分59秒时输出1000Hz信号,音频持续1s,在1000Hz音频结束时刻为整点。 3.设计报告内容 3.1实验名称 数字电子钟 3.2实验目的 •掌握数字电子钟的设计、组装与调试方法; •熟悉集成电路的使用方法。 3.3实验器材及主要器件 (1)cc40192( 6片) (2)cc4011(6片) (3)74LS2O(2片) (4)共阴七段显示器(6片) (5)电阻、电容、导线等(若干) 等

立即下载
北京科技大学数电实验电路图

北京科技大学的数电实验,当时是先编程再在箱子上实验

立即下载
关闭
img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

数电实验:数字电子钟设计74HC161

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

若举报审核通过,可返还被扣除的积分

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: