基于FPGA的π/4-DQPSK 数字调制单元设计

所需积分/C币:6 2013-10-01 1.42MB DOC
评分

基于FPGA的π/4-DQPSK 数字调制单元设计 论文

...展开详情
立即下载 最低0.43元/次 身份认证VIP会员低至7折
举报 举报 收藏 收藏
分享
34.51MB
通向FPGA之路---七天玩转Altera 共3篇

通向FPGA之路---七天玩转Altera 共3篇

2013-02-28 立即下载
7.65MB
FPGA那些事儿--Modelsim仿真技巧REV6.0.pdf

FPGA那些事儿--Modelsim仿真技巧REV6.0.pdf.

2015-11-03 立即下载
906B
基于FPGA的GPS实现

odule GPS ( //////////////////// Clock Input //////////////////// CLOCK_24, // 24 MHz CLOCK_27, // 27 MHz CLOCK_50, // 50 MHz EXT_CLOCK, // External Clock //////////////////// Push Button //////////////////// KEY, // Pushbutton[3:0] ///////////////////

2015-04-23 立即下载
165KB
基于FPGA 的嵌入式系统设计.pdf

基于FPGA 的嵌入式系统设计.pdf 摘要:提出了一种基于FPGA及MicroC /OS的嵌入式系统设计的新方法;从系统硬件平台设 计与实现、系统软件配置、实时操作系统MicroC/OS-II的设计应用三方面详细介绍了整个系 统平台的设计实现过程,并给出了验证结果。

2012-04-08 立即下载
1.15MB
基于FPGA的双向DC-DC变换器的设计方案.pdf

基于FPGA的双向DC-DC变换器的设计方案pdf,基于FPGA的双向DC-DC变换器的设计

2019-09-13 立即下载
256KB
基于FPGA的IRIG-B的编码及解码

B码的格式介绍,基于FPGA的编码及解码方法

2011-04-30 立即下载
8.83MB
FPGA那些事儿 --TimeQuest静态 时序分析REV7.0 代码

代码 资源 FPGA那些事儿 --TimeQuest静态 时序分析REV7.0 资源代码

2018-10-18 立即下载
1.67MB
厉俊男-基于FPGA的P4研究-2.pdf

文档主要讲解了P4语言到的编译流程,以及如何实现从P4程序到FPGA上运行流程。以及说明P4到FPGA不足之处。

2020-05-21 立即下载
10.83MB
FPGA那些事儿--TimeQuest静态时序分析REV7.0.pdf

黑金讲解fpga的静态时序分析,写的不错,可下载观看。

2015-03-30 立即下载
1.97MB
基于TX2+FPGA深度学习视觉图像处理卡

M/D-CAP是天津雷航光电科技有限公司推出的一款复合加速计算平台,由Xilinx的28nm制程的FPGA — XC7K325T-3FFG900I和NVidia的16nm制程的GPU — TX2互联构成。FPGA和GPU之间的主要物理信道是PCI-Express,Gen2,×4,用于搬移图像等需要高传输带宽的实时数据,作为前端控制器,FPGA控制Dual-Full Camera Link芯片组,可以用于互联Base, Medium, Full, Dual Full等所有规格的工业级标准Camera Link相机,平台主要接口(及其指标)如下所示: PCI-Express带宽

2019-11-07 立即下载
1.14MB
基于FPGA的IRIG-B编解码

基于FPGA 的IRIG2B 时间系统,该系统采用FPGA 作为控制器, GPS 引擎M12 T 作为标准时钟源,利用M12T 输出的100 pps 信号触发IRIG2B 编码模块,完成DC 码编码。在DC 码的基础上,通过正弦查找表实现了IRIG2B交流码的数字调制,同时设计调制输出电路。采用V HDL 语言进行全数字设计,所有功能都由硬逻辑实现,保证了B 码信号边沿的准确;带预进位功能的计时链,保证了B 码绝对时间精准

2013-07-18 立即下载
154KB
基于FPGA的高分辨率D/A转换器的实现

基于FPGA的高分辨率D/A转换器的实现,用较少资源实现高分辨率的DA,且不受环境温度的影响,精度较高。

2013-08-06 立即下载
34.51MB
通向FPGA之路---七天玩转Altera之基础篇/时序篇/验证篇

通向FPGA之路---七天玩转Altera之基础篇V1.0.pdf

2014-11-03 立即下载
14.95MB
基于Quartus II的FPGA/CPLD 设计(扫描版PDF)

基于Quartus II的FPGA/CPLD 设计 作者:李洪伟 袁斯华 第1章 可编程器件及EDA工具概述 1.1可编程器件及其特征 1.1.1 CPLD 1.1.2 FPGA 1.2 EDA技术简介及开发软件 1.2.1 EDA技术 1.2.2开发软件 1.3小结 第2章 Quartus II软件简介 2.1 Quartus II概述 2.2设计软件 2.3 Quartus II系统特点总览 2.4 Quartus II系统配置与安装 2.5 Quartus II集成工具及其基本功能 2.6小结 第3章 Quartus II设计指南 3.1 Quartus II软件的应用概述 3.2

2010-03-23 立即下载
358KB
基于FPGA编写的BISS-C接口协议接收模块

BiSS C模式(单向)是一种用于从光栅采集位置数据的快速同步串行接口。 它是一种主-从接口。主接口控制位置获取时序和数据传输速度,而光栅为从接口。本模块实现接收功能,包含仿真代码,通过Moselsim仿真测试。

2018-08-18 立即下载
860KB
论文研究-基于FPGA的高速SC-FDE同步系统 .pdf

基于FPGA的高速SC-FDE同步系统,陈凯,李绍胜,高速SC-FDE作为OFDM的重要补充,其性能已经得到广泛的肯定。同步与均衡则是SC-FDE系统取得良好性能的关键。在FPGA中实现高性能的SC-FDE同�

2019-08-23 立即下载
818KB
论文研究-基于FPGA的高速PCI-E交换系统的设计 .pdf

基于FPGA的高速PCI-E交换系统的设计,彭清泉,刘元安,本文根据千兆以太网传输控制及数据交换需求,提出了一种基于PCI-Express接口总线的分布式交换体系架构。运用FPGA的设计思路和方法,完

2019-08-16 立即下载
12.58MB
适宜FPGA实现的RISC-V代码

本代码为用VexRiscv项目生成的verilog测试代码, 采用Altera公司的MAX10芯片实现, 工作频率可达120Mhz以上. 可利用OpenOCD实现JTAG调试. 相比之下,其它许多RISC-V代码大多对FPGA并不友好, 编译后很少能跑到40Mhz以上,而且没有JTAG调试能力. 缺点是如果要自己对CPU进行配置,要学习SpinalHDL语言

2020-04-23 立即下载
12.76MB
基于Quartus II的FPGA/CPLD数字系统设计实例

基于Quartus II的FPGA/CPLD数字系统设计实例 中图法分类号: TP332.1/684 周润景, 图雅, 张丽敏编著 电子工业出版社 第1章 Altera Quartus II开发流程 1.1 Quartus II软件综述 1.2 设计输入 1.3 约束输入 1.4 综合 1.5 布局布线 1.6 仿真 1.7 编程与配置 第2章 Altera Quartus II的使用 2.1 原理图和图表模块编辑 2.2 文本编辑 2.3 混合编辑(自底向上) 2.4 混合编辑(自顶向下) 第3章 门电路设计范例 3.1 与非门电路 3.2 或非门电路 3.3 异或门电路 3.4 

2009-11-09 立即下载
img
蓝天子

关注 私信 TA的资源

上传资源赚积分,得勋章
相关内容推荐