ds1302时序分析及实现

4星 · 超过85%的资源
所需积分/C币: 10
浏览量·213
DOC
31KB
2011-04-05 12:33:36 上传
身份认证 购VIP最低享 7 折!
zhangjixiang76046355
  • 粉丝: 6
  • 资源:
    71
前往需求广场,查看用户热搜
上传资源 快速赚钱
精品专辑
内容简介:/*DS1302 的通讯接口由 3 个口线组成,即 RST,SCLK,I/O。其中 RST 从低电平变成高电平启动一次数据传输过程,SCLK 是时钟线,I/O 是数据线。请注意,无论是那种同步通讯类型的串行接口,都是对时钟信号敏感的,而且一般数据写入有效是在上升沿,读出有效是在下降沿,如果不是特别确定,则把程序设计成这样:平时 SCLK 保持低电平,在时钟变动前设置数据在时钟变动后读取数据,即数据操作总是在 SCLK 保持为低电平的时候,相邻的操作之间间隔有一个上升沿和一个下降沿*/#include<reg52.h>#include<intrins.h>/************接口定义***...