ddr4_verilog_models.zip
需积分: 50 122 浏览量
2019-05-29
16:33:23
上传
评论 1
收藏 1.16MB ZIP 举报
ddr4_verilog_models.zip （61个子文件） 
protected_modelsim 
timing_tasks.sv 24KB StateTableCore.svp 216KB dimm_subtest.vh 14KB
readme_dimm.txt 4KB dimm.vh 2KB interface.sv 966B memory_file.txt 1KB StateTable.svp 7KB modelsim.do 2KB run_modelsim 21B subtest.vh 17KB arch_defines.v 865B dimm_interface.sv 32KB proj_package.sv 20KB readme.txt 5KB tb.sv 26KB modelsim_dimm.do 2KB dimm_tb.sv 46KB MemoryArray.svp 21KB arch_package.sv 55KB ddr4_model.svp 210KB protected_vcs timing_tasks.sv 24KB StateTableCore.svp 219KB dimm_subtest.vh 14KB readme_dimm.txt 4KB dimm.vh 2KB interface.sv 966B memory_file.txt 1KB StateTable.svp 6KB subtest.vh 17KB arch_defines.v 865B dimm_interface.sv 32KB run_vcs 161B run_dimm_vcs 304B proj_package.sv 20KB readme.txt 5KB tb.sv 26KB dimm_tb.sv 46KB MemoryArray.svp 21KB arch_package.sv 55KB ddr4_model.svp 212KB protected_ncverilog run_dimm_ncverilog 181B timing_tasks.sv 24KB StateTableCore.svp 216KB dimm_subtest.vh 14KB readme_dimm.txt 4KB dimm.vh 2KB run_ncverilog 171B interface.sv 966B memory_file.txt 1KB StateTable.svp 8KB subtest.vh 17KB arch_defines.v 865B dimm_interface.sv 32KB proj_package.sv 20KB readme.txt 5KB tb.sv 26KB dimm_tb.sv 46KB MemoryArray.svp 21KB arch_package.sv 55KB ddr4_model.svp 213KB资源评论
