VHDL 8位乘法器设计

4星(超过85%的资源)
所需积分/C币:3 2012-06-24 11:33:27 106KB DOC
103
收藏 收藏
举报

完整的实验报告 由8位加法器构成的以时序逻辑方式设计的8位乘法器。其乘法原理是:乘法通过逐项位移相加原理来实现,以被乘数的最低位开始,若为1,则乘数左移后与上一次和相加,若为0,左移后以全零相加,直至被乘数的最高位。

...展开详情
立即下载 低至0.43元/次 身份认证VIP会员低至7折
一个资源只可评论一次,评论内容不能少于5个字
香蕉核桃 好像没有test
2019-04-01
回复
liuyu123liuyu 还可以 ,勉强可用
2015-01-07
回复
H_GZS 这个貌似程序缺少 了四位加法器的部分,不过还是很实用的
2014-05-09
回复
getdoc 还可以,挺详细的
2013-12-02
回复
maple1058 对初学者很实用~~
2013-10-12
回复
盐城潘玮柏 还可以,挺详细的
2013-09-25
回复
lx830075 内容挺详细,能够参考
2013-06-21
回复
zjr19850103 内容比较详细,适合初学者学习,感谢
2013-06-17
回复
Tanoan 很不错,很好用
2013-02-12
回复
您会向同学/朋友/同事推荐我们的CSDN下载吗?
谢谢参与!您的真实评价是我们改进的动力~
关注 私信
上传资源赚钱or赚积分
最新推荐
VHDL 8位乘法器设计 3积分/C币 立即下载
1/0