下载 >  课程资源 >  C/C++ > VHDL 8位乘法器设计

VHDL 8位乘法器设计 评分:

完整的实验报告 由8位加法器构成的以时序逻辑方式设计的8位乘法器。其乘法原理是:乘法通过逐项位移相加原理来实现,以被乘数的最低位开始,若为1,则乘数左移后与上一次和相加,若为0,左移后以全零相加,直至被乘数的最高位。
2012-06-24 上传大小:106KB
分享
收藏 (2) 举报

评论 共9条

ganyang456 好像没有test
2019-04-01
回复
liuyu123liuyu 还可以 ,勉强可用
2015-01-07
回复
h_gzs 这个貌似程序缺少 了四位加法器的部分,不过还是很实用的
2014-05-09
回复
getdoc 还可以,挺详细的
2013-12-02
回复
maple1058 对初学者很实用~~
2013-10-12
回复
shangheng520 还可以,挺详细的
2013-09-25
回复
lx830075 内容挺详细,能够参考
2013-06-21
回复
zjr19850103 内容比较详细,适合初学者学习,感谢
2013-06-17
回复
tanoan 很不错,很好用
2013-02-12
回复
移位相加8位硬件乘法器的 VHDL实现

移位相加8位硬件乘法器的 VHDL代码实现

立即下载
移位相加型8位乘法器

采用Verilog语言设计的移位相加型8位硬件乘法器小论文

立即下载
8位带符号数加法器

vhdl 语言编写的 8位符号加法器 入门必备

立即下载
任意N位和M位的乘法器VHDL实现

我是2014级复旦的研究生。这是用VHDL语言设计的任意的M乘以N位的乘法器。设计中,被除数和乘数的位数是通过参数来设置的,可由你来修改。我已写好了testbench。可放心使用。

立即下载
vhdl或verilog语言设计一个8位的具有28条指令的CPU模型机系统。

(1)按给定的数据格式和指令系统,运用“计算机原理”课程学得的知识,在所提供的器件范围内,用vhdl或verilog语言设计一个8位的具有28条指令的CPU模型机系统。 (2)所设计出的计算机的系统的完整逻辑图,整理出设计报告。 (3)要求设计出的计算机系统尽量为最佳方案,有可能的话,尽可能增加其功能。

立即下载
四位乘法器的VHDL语言设计

本文档说明了如何用VHDL语言设计出四位乘法器,有详细的代码和总结说明.

立即下载
VHDL实例8位加法器与乘法器设计

VHDL实例8位加法器与乘法器设计

立即下载
任意N位和M位的乘法器VHDL实现(代码)

我是2014级复旦的研究生。这是用VHDL语言设计的任意的M乘以N位的乘法器。设计中,被乘数和乘数的位数是通过参数来设置的,可由你来修改。我已写好了testbench。可放心使用。

立即下载
8位乘法器设计

设计并调试好一个8位乘法器,并用MAX+plus II实验开发系统进行系统仿真。这里的设计思路是由8位加法器构成的以时序逻辑方式设计的8位乘法器。

立即下载
基于VHDL的4位二进制乘法器

用VHDL语言做的4位二进制乘法器,编写用的是QuartusII软件。调用了寄存器,加法器,计数器。外加状态机,用原理图实现顶层的编写。

立即下载
浮点数乘法器,verilog

浮点数乘法器,verilog,可直接综合

立即下载
fpga 8位乘法器 verilog HDL 源代码

fpga 8位乘法器 verilog HDL 源代码;带有tstbench文件

立即下载
基于FPGA技术的8位模型机设计与实现

基于FPGA技术的8位模型机设计与实现

立即下载
无符号乘法器累加器

Verilog HDL中的一个8比特无符号乘法器累加器设计,它具有寄存I/O端口,支持同步装入。综合工具能够探测HDL代码中的乘法器累加器设计,自动推断出altmult_accum宏功能,提供最优结果。

立即下载
8位乘法器,用verilog语言编写

用verilog语言编写的8位乘法器,完成了8位二进制的整数乘法,供大家参考

立即下载
8位带符号二进制加法器(verilog)

设计带符号位的 8 位加法器电路,每个加数的最高位为符号位,符号位‘1’ 表示-,符号位‘0’表示+

立即下载
8位Booth乘法器

Booth乘法器及测试 8*8bit booth 乘法器及测试 module multiplier(prod, busy, mc, mp, clk, start); output [15:0] prod;// short for product output busy; input [7:0] mc, mp;// multiplicand multipier input clk, start; reg [7:0] A, Q, M; reg Q_1; reg [3:0] count;

立即下载
8位verilog乘法器

8位verilog乘法器,简单易懂,采用移位相加的方法写成!

立即下载
基于booth算法的乘法器的verilog HDL实现

基于booth算法的乘法器的verilog HDL实现。

立即下载
移位相加8位硬件乘法器电路设计

学习移位相加 8 位硬件乘法器电路设计;VHDL

立即下载

热点文章

img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

VHDL 8位乘法器设计

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
8 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: