下载 >  开发技术 >  硬件开发 > VHDL 16位CPU

VHDL 16位CPU 评分:

VHDL 16位CPU 简单的CPU设计,含有ROM,RAM,PC,指令寄存器等模块,VHDL 16位CPU 简单的CPU设计,含有ROM,RAM,PC,指令寄存器等模块,VHDL 16位CPU 简单的CPU设计,含有ROM,RAM,PC,指令寄存器等模块,VHDL 16位CPU 简单的CPU设计,含有ROM,RAM,PC,指令寄存器等模块,VHDL 16位CPU 简单的CPU设计,含有ROM,RAM,PC,指令寄存器等模块,VHDL 16位CPU 简单的CPU设计,含有ROM,RAM,PC,指令寄存器等模块,VHDL 16位CPU 简单的CPU设计,含有ROM,RAM,PC,指令寄存器等模块,
2018-11-15 上传大小:8.98MB
分享
收藏 举报
一个简单CPU VHDL代码解析
毕业设计是用vhdl实现CPU的设计
用VHDL做一个要挂接到CPU上的组件——USB芯片CY7C68013A的控制器:一切还需按经典(状态寄存器 + 控制寄存器)
VHDL编写CPU,用微程序实现

VHDL编写的CPU程序代码,采用微程序的实现方式。control memory中存有微程序,memory中存储代码与数据。

立即下载
8 位 CPU vhdl实现(含全部源代码)

我是2014级复旦的研究生。这是一个8位的CPU设计VHDL实现。本CPU基于RISC架构,实现了cpu的基本功能如:加减乘除运算,跳转等。此外,里面有一个17位的ROM区,是存储指令的。你可以写出一段17位的指令代码,并放入ROM区,该CPU即可自动运行出结果。压缩包里是源代码和我们当时的设计要求。本源代码的最后调试时在地址0--17是放入的斐波纳契数字(Fibonacci Numbers)指令。通过modelsim仿真即可看到结果。

立即下载
VHDL设计16位简单CPU

一个简单的节拍CPU设计,支持MOV,MVI等10条指令,VHDL语言设计,附带波形模拟~~ 一个简单的节拍CPU设计,支持MOV,MVI等10条指令,VHDL语言设计,附带波形模拟~~

立即下载
CPU设计源代码(VHDL)
基于VHDL的8位cpu的设计与实现

随着计算机在人们生活中重要性和不可或缺性的提高,为了更方便的为大众使用,发展计算机性能成为IT行业的热点,但计算机的内部结构极其复杂,为了便于研究便产生了模型计算机。 本文完成了基于VHDL的8位模型计算机的设计与实现。文中首先阐述了8位模型计算机的原理,然后对其十个功能模块(算术逻辑运算单元,累加器,控制器,地址寄存器,程序计数器,数据寄存器,存储器,节拍发生器,时钟信号源,指令寄存器和指令译码器)进行了分析与设计。最后在Quartus II 9.0环境下进行了仿真,完成了8位模型计算机的整体实现11。

立即下载
16位CPU设计源码

16位CPU设计源码 vhdl cpu源码 简单的cpu 16位 vhdl语言 有研究虚拟机 和cpu的 发信给我 adsljsj@126.com

立即下载
一个简单的CPU(VHDL实现)

Qomputer文件夹下是最终的工程,COMPUTER文件夹下是各个部件的调试及实现,另附上报告一份,方便读者阅读

立即下载
16位CISC CPU的设计及仿真

16位CISC CPU的设计及仿真,复杂指令集CPU设计VHDL代码。

立即下载
五级流水线CPU VHDL代码实现

这是模拟MIPS机的五级流水线而设计的用VHDL代码实现的CPU。该运行环境是QUART||

立即下载
用VHDL写的CPU

基于FPGA的CPU,做自己的CPU。非常适合研究CPU和爱好CPU设计的人学习

立即下载
vhdl或verilog语言设计一个8位的具有28条指令的CPU模型机系统。

(1)按给定的数据格式和指令系统,运用“计算机原理”课程学得的知识,在所提供的器件范围内,用vhdl或verilog语言设计一个8位的具有28条指令的CPU模型机系统。 (2)所设计出的计算机的系统的完整逻辑图,整理出设计报告。 (3)要求设计出的计算机系统尽量为最佳方案,有可能的话,尽可能增加其功能。

立即下载
VHDL编写的16位CPU

VHDL编写的16位CPU,本人也在学习中欢迎交流

立即下载
基于FPGA的MIPS 架构的CPU设计

设计了一个基于MIPS架构的基本CPU,并能下载到FPGA上。利用所设计的CPU能够执行相应的程序,并能返回正确结果。可以通过在指令中添加空指令的方式来避免指令在流水执行中的数据冲突问题。

立即下载
设计一个通用寄存器组,16位的寄存器。(含报告)

设计一个通用寄存器组,满足以下要求: ①通用寄存器组中有4个16位的寄存器。 ②当复位信号reset=0时,将通用寄存器组中的4个寄存器清零。 ③通用寄存器组中有1个写入端口,当DRWr=1时,在时钟clk的上升沿将数据总线上的数据写入DR[1..0]指定的寄存器。 ④通用寄存器组中有两个读出端口,由控制信IDC控制,分别对应算术逻辑单元的A口和B口。IDC=0选择目的操作数;IDC=1选择源操作数。 ⑤设计要求层次设计。底层的设计实体有3个:通用寄存器组数据输入模块包括4个16位寄存器,具有复位功能和允许写功能;一个4选1多路开关,负责选择寄存器的读出。一个2路数据分配器实现数据双端口输出,

立即下载
CPU设计实例及资料

包含一个16位CPU设计实例和报告 VHDL编写

立即下载
16位CPUVHDL设计论文(含程序清单及原理)

16位CPU设计论文(含程序清单及原理) 基于VHDL状态机

立即下载
VHDL编写的16位计数器

利用VHDL编写的16位数字计数器,另外可在程序中修改为任意的2N分频器

立即下载

热点文章

img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

VHDL 16位CPU

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
10 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: