边界扫描介绍.doc（边界扫描（Boundary Scan））
需积分: 50 100 浏览量
2019-10-12
02:38:24
上传
评论 1
收藏 858KB DOC 举报
边界扫描介绍
边界扫描（Boundary Scan）测试发展于上个世纪 90 年代，随着大规模集成电路的
出现，印制电路板制造工艺向小，微，薄发展，传统的 ICT 测试已经没有办法满足这类产
品的测试要求。由于芯片的引脚多，元器件体积小，板的密度特别大，根本没有办法进行
下探针测试。一种新的测试技术产生了，联合测试行为组织（Joint Test Action Group）
简称 JTAG 定义这种新的测试方法即边界扫描测试。
随着表面贴装技术的使用，印制电路板（PCB）的密度越来越高，已不易采用传统的
针床测试技术。而增加电路测试点、对复杂电路增加附加的测试电路来进行单独测试等方
法只是对传统方法的改进，对提高电路可测性十分有限且通用性较差。为提高电路和系统
的可测试性，1985 年菲利浦电子公司首先倡议并联合欧洲、北美和亚洲其他电子设备制
造公司组建了联合测试行动组（Jo int TestA ction Group，JTA G）。1990 年 2 月 JTA
G 与 TEEE 标准化委员会合作提出了“标准测试访问通道与边界扫描结构”的 IEEE114911
1990 标准。该标准要求在集成电路中加入边界扫描电路。在板级测试时，可以在模式选
择的控制下，构成一条就集成电路边界绕行的移位寄存器链，对板内集成电路的所有引脚
进行扫描，通过将测试数据串行输入到该寄存器链的方法，检查发现印刷电路板上的器件
焊接故障和板内连接故障，极大地方便了系统电路的调试。IEEE114911 标准的推广应用
引起测试设备和测试系统的重大变革，边界扫描测试技术正日益成为超大规模集成电路的
主流测试技术。
边界扫描测试有 2 大优点：一个是方便芯片的故障定位，迅速准确地测试两个芯片管
脚的连接是否可靠，提高测试检验效率;另一个是，具有 JTA G 接口的芯片，内置一些预先
定义好的功能模式，通过边界扫描通道使芯片处于某个特定的功能模式，以提高系统控制
的灵活性和方便系统设计。
边界扫描技术的含义
边界扫描技术是一种应用于数字集成电路器件的测试性结构设计方法。所谓“边界”是
指测试电路被设置在集成电路器件功能逻辑电路的四周，位于靠近器件输入、输出引脚的
边界处。所谓“扫描”是指连接器件各输入、输出引脚的测试电路实际上是一个串行移位寄
存器，这种串行移位寄存器被叫做“扫描路径”，沿着这条路径可输入由“ 1”和“0”组成的各
种编码，对电路进行“扫描”式检测，从输出结果判断其是否正确。
边界扫描的硬件结构
BST 的核心思想是在芯片管脚和芯片内部逻辑之间，即紧挨元件的每个输入、输出引
脚处增加移位寄存器组，在 PCB 的测试模式下，寄存器单元在相应的指令作用下，控制输
出引脚的状态，读入输入引脚的状态，从而允许用户对 PCB 上的互连进行测试。BST 电路
主要包括指令寄存器（IR）、旁路寄存器（BR）、边界扫描寄存器（BSR）和测试访问端
口（TA P）控制器。BST 电路一般采用 4 线测试总线接口，如图 1 所示，如果测试信号中
有复位信号（nTRST），则采用 5 线测试总线接口。5 个信号分别为：测试数据输入总线
（TD I），测试数据输入至移位寄存器（SR）;测试数据输出总线（TDO），测试数据从
SR 移出;测试时钟总线（TCK）;测试模式选择总线（TM S），控制各个测试过程，如选
剩余16页未读，继续阅读
评论0
最新资源