FPGA实战训练精粹
作者:张晋荣 章振栋 刘荣福
出版社:清华大学出版社
ISBN:9787302518419
VIP会员免费
(仅需0.8元/天)
¥ 31.85
温馨提示: 价值40000元的1000本电子书,VIP会员随意看哦!
电子书推荐
-
Xilinx FPGA设计权威指南 Vivado集成设计环境_ 评分:
Xilinx FPGA设计权威指南 Vivado集成设计环境_Xilinx FPGA设计权威指南 Vivado集成设计环境_
上传时间:2018-01 大小:64.12MB
- 75.85MB
Xilinx新一代FPGA设计套件Vivado应用指南(2-2)
2017-12-22Xilinx新一代FPGA设计套件Vivado应用指南,专业指导vivado开发环境的使用方法
- 5.73MB
Xilinx FPGA高级设计及应用
2018-07-17Xilinx FPGA高级设计及应用 原书官方配套代码应用示例
- 68.43MB
Xilinx FPGA权威设计指南 Vivado 2014集成开发环境
2018-11-06文档挺清晰的,下完记得好评呦!!!!
- 64B
vivado 2018 下载地址
2018-09-22vivado 2018 下载地址,请大家赶快拿走,不谢,用于Xilinx fpga开发
- 103.3MB
XILINX FPGA数字信号处理权威指南-从HDL到模型和C的描述
2019-04-12XILINX FPGA数字信号处理权威指南-从HDL到模型和C的描述,高清pdf,配有详细的目录
- 50.55MB
Xilinx_FPGA design Vivado.zip_Xilinx_vivado xilinx 开发环境_vivado软件
2022-07-14Vivado开发环境,详细介绍了此软件的功能,开发流程。对FPGA开发有较大的帮助,使读者能在短时间内掌握FPGA的开发和Xilinx有初步的了解。
- 49.31MB
Xilinx_Vivado_SDK_2015.4_1118_2_Win64
2017-10-30Xilinx_Vivado_SDK_2015.4_1118_2_Win64 赛灵思 vivado 201504的下载程序,亲测可用
- 4.58MB
Xilinx.zip_HLS VIVADO_vivado_vivado_hls_xilinx hls_xilinx HLS
2022-07-15XILINX大讲堂、十招加速Vivado IPI设计、Vivado HLS 中指针作为top 函数参数的处理、Vivado HLS 中的浮点设计编码风格与技巧、编写高效Vivado HLS 工程testbench 的三个要素
- 1023B
xilinx_ise_vivado.lic
2020-06-02通吃2017-2019,史上最强证书,您学习fpga arm的得力助手, 现仅需1积分
- 1KB
Xilinx_vivado_licence_licence_vivado16.4_
2021-10-03vivado16.4的licence,亲测可用
- 81.62MB
XILINX FPGA数字信号处理权威指南1.rar
2019-07-19XILINX FPGA数字信号处理权威指南.pdf,何宾写的,非常的好!
- 1.50MB
vivado安装,vivado与matlab关联(system generator)
2019-03-041.首先是vivado的安装,有详细的安装教程。 2.根据vivado安装所产生的system generator工具与matlab关联配置
- 1021B
vivado 破解 lisence(有效期到2037年) 下载
2017-02-13在2037年之前的任何Vivado版本(包括HLS、ISE、AccelDSP、System Generator、软硬CPU、SOC、嵌入式Linux、重配置等等功能)都可以永久破解,使用,使用本license文件时文件名不能有汉字和空格,在vivado2016.2 win7 x64及2014.4 win7 x86亲测可用
- 786B
vivado license (亲测可用)
2019-02-28vivado的license,解决vivado安装时 vivado 2018.3 Launcher time out的问题
- 5KB
VIVADO 2017.4 license 亲测可用
2018-05-20VIVADO 2017.4 Hlx edition license 亲测可用 需要的自取
- 3.50MB
Xilinx FPGA系统设计入门级实用指南
2010-07-31Xilinx FPGA系统设计入门级实用指南赛灵思FPGA系统设计入门级实用指南 中文资料 入门首选
- 2.0MB
Xilinx_Vivado_SDK_2017.rar
2019-09-21由于安装包很大,所以采用链接分享的形式,所以资源本身不是很大。网上的资料很多,最近在...如果安装过程中出现安装vivado中提示VC有错误,请取消安装,点开主页找“安装vivado中提示VC有错误”资源,获取解决方案。
- 51.30MB
Xilinx_Vivado_SDK_Web_2017.4_1216_1_Win64.exe
2021-02-24Xilinx_Vivado_SDK_Web_2017.4_1216_1_Win64.exe
- 98B
Xilinx_Vivado_SDK_2019.1下载链接.txt
2020-03-04该版本中支持以下生产器件: 航天级 Kintex UltraScale:- XQRKU060 XA Kintex-7:- XA7K160T Virtex UltraScale+ HBM (-3):- XCVU31P、XCVU33P、XCVU35P、XCVU37P
- 85.22MB
Xilinx_Vivado_SDK_2017.1_0415_1_Lin64.bin
2017-11-29linux下的vivado,用于安装linux的编译环境,使用详情见http://blog.csdn.net/long_fly/article/details/78643258
- 744B
xilinx vivado 2016.4 license
2016-12-28xilinx vivado 2016.4 license
- 1.97MB
从ISE设计环境到vivado环境的转变
2018-09-07一提起Xilinx癿开収环境,人们总是兇会想起ISE,而对Vivado丌甚了觋。其实,Vivado是Xilinx公司亍2012推出癿新一代集成设计 环境。虽然目前其流行度幵丌高,但可以说Vivado代表了未杢Xilinx FPGA开収环境癿发化趋势。所以,作为一个XilinxFPGA癿开収使用者,学习掌插Vivado是趋势,也是必然
- 23.11MB
ALINX黑金Zynq7000(AX7021)开发平台配套教程
2018-05-16本配套教程根据不同的侧重点分2部分:第一部分是基础篇,分删介绍开収板癿上电捡测,硬件电路癿介绍,ZYNQ芯片癿介绍,软件Vivado癿安装,Linux系统虚拟机癿安装,PS呾PL接口技术癿介绍呾ZYNQ开収流程癿介绍。通过基础篇让大家对黑金开収板AX7021及ZYNQ芯片呾开収有一个总体认识,为后面几部分癿学习打好基础。第二部分是逡辑篇,在逡辑篇里我们把ZYNQ芯片当做普通癿FPGA杢使用,结合开収板呾ZYNQ芯片癿资源实现纯逡辑癿开収。我们会通过大量癿应用实例让大家了觋呾掌插FPGA癿Verilog程序癿设计及实现、AX7021开収平台癿硬件资源
- 23.15MB
ALINX黑金Zynq7000(AX7021)开发平台配套教程V1.01.pdf
2018-04-26黑金Zynq7000(AX7021)开发平台配套教程,第一部分是基础篇,基础篇让大家对黑金开収板AX7021及ZYNQ芯片呾开収有一个总体认识,为后面几部分癿学习打好基础。第二部分是逡辑篇,在逡辑篇里我们把ZYNQ芯片当做普通癿FPGA杢使用,结合开収板呾ZYNQ芯片癿资源实现纯逡辑癿开収
- 276KB
verilog实现通过拨码开关控制数码管显示,模仿3-8译码器
2017-05-26用verilog模拟3-8译码器实现拨码开关控制控制数码管显示
- 64.61MB
Xilinx_Vivado_SDK_Web_2019.1_0524_1430_Win64.exe
2019-06-28下载请注意操作系统! Vivado HLx 2019.1:WebPACK 和版本 —Windows 自解压 Web 安装程序 (EXE - 64.62 MB)
- 408B
xilinx_vivado_SDK的license
2018-05-21xilinx_vivado的license,亲测可用,软件可以使用,进行FPGA开发首选
- 51.29MB
Xilinx_Vivado_SDK_Web_2018.1_0405_1_Win64
2018-04-26最新版,Xilinx_Vivado_SDK_Web_2018.1_0405_1_Win64 。
- 48.56MB
Xilinx_Vivado_SDK_2015.1_0428_1_Win64
2015-05-31Xilinx_Vivado_SDK_2015.1_0428_1_Win64
- 3.35MB
LED_Flow_fpga_Xilinx_zedboard_vivado_
2021-09-30zedboard上用Verilog和vivado实现的功能。