tms320f28027中文版实验教程
需积分: 50 61 浏览量
2018-06-12
16:42:07
上传
评论
收藏 681KB PDF 举报
SPI 总线协议及 SPI 时序图详解
SPI，是英语 Serial Peripheral Interface 的缩写，顾名思义就是串行外围设备接口。SPI，是一种高速的，全双工，同步的通信总线，
并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为 PCB 的布局上节省空间，提供方便，正是出于这种简单易用的特性，现
在越来越多的芯片集成了这种通信协议。
SPI 是一个环形总线结构，由 ss(cs)、sck、sdi、sdo 构成，其时序其实很简单，主要是在 sck 的控制下，两个双向移位寄存器进行
数据交换。
上升沿发送、下降沿接收、高位先发送。
上升沿到来的时候，sdo 上的电平将被发送到从设备的寄存器中。
下降沿到来的时候，sdi 上的电平将被接收到主设备的寄存器中。
假设主机和从机初始化就绪：并且主机的 sbuff=0xaa (10101010)，从机的 sbuff=0x55 (01010101)，下面将分步对 spi 的 8 个时钟
周期的数据情况演示一遍(假设上升沿发送数据)。
---------------------------------------------------
脉冲 主机 sbuff 从机 sbuff sdi sdo
---------------------------------------------------
0 00-0 10101010 01010101 0 0
---------------------------------------------------
1 0--1 0101010x 10101011 0 1
1 1--0 01010100 10101011 0 1
---------------------------------------------------
2 0--1 1010100x 01010110 1 0
2 1--0 10101001 01010110 1 0
---------------------------------------------------
3 0--1 0101001x 10101101 0 1
3 1--0 01010010 10101101 0 1
---------------------------------------------------
4 0--1 1010010x 01011010 1 0
4 1--0 10100101 01011010 1 0
---------------------------------------------------
5 0--1 0100101x 10110101 0 1
5 1--0 01001010 10110101 0 1
---------------------------------------------------
6 0--1 1001010x 01101010 1 0
6 1--0 10010101 01101010 1 0
---------------------------------------------------
7 0--1 0010101x 11010101 0 1
7 1--0 00101010 11010101 0 1
---------------------------------------------------
8 0--1 0101010x 10101010 1 0
8 1--0 01010101 10101010 1 0
---------------------------------------------------
这样就完成了两个寄存器 8 位的交换，上面的 0--1 表示上升沿、1--0 表示下降沿，sdi、 sdo 相对于主机而言的。根据以上分析，
一个完整的传送周期是 16 位，即两个字节，因为，首先主机要发送命令过去，然后从机根据主机的名准备数据，主机在下一个 8 位时钟
周期才把数据读回来。
SPI 总线是 Motorola 公司推出的三线同步接口，同步串行 3 线方式进行通信:一条时钟线 SCK，一条数据输入线 MOSI，一条数据
输出线 MISO;用于 CPU 与各种外围器件进行全双工、同步串行通讯。SPI 主要特点有:
可以同时发出和接收串行数据;可以当作主机或从
机工作;提供频率可编程时钟;发送结束中断标志;写冲突保护;总线竞争保护等。
SPI 总线有四种工作方式(SP0, SP1, SP2, SP3)，其中使用的最为广泛的是 SPI0 和 SPI3 方式。
SPI 模块为了和外设进行数据交换
，根据外设工作要求，其输出串行同步时钟极性和相位可以进行配置，时钟极性(CPOL)对传输协
议没有重大的影响。如果 CPOL=0，串行同步时钟的空闲状态为低电平；如果 CPOL=1，串行同步时钟的空闲状态为高电平。时钟相位(CPHA)
串FLASH-W25X16/32/64则支持mode0/mode3
资源评论
