下载 >  开发技术 >  硬件开发 > FPGA数字逻辑设计教程--Verilog

FPGA数字逻辑设计教程--Verilog 评分:

本书是讲解FPGA和Verilog的书籍,是北京理工大学信息学院的老师推荐的书,很不错,通俗易懂
2018-12-11 上传大小:111.5MB
想读
分享
收藏 (1) 举报

评论 共1条

tracytang97 没有书签有点遗憾
2019-01-23
回复
FPGA数字逻辑设计教程--Verilog(2010, 郑利浩译)

Digital Design Using Digilent FPGA Boards - Verilog 数字逻辑设计经典教程, Verilog版 2010 电子工业出版社 郑利浩 译

立即下载
FPGA数字逻辑设计pdf
(原创)FPGA数字逻辑设计教程---verilog 第二章课后答案编程与TESTBENCH

该资源是第二章后面三道关于verilog设计和仿真的部分,因为是自己写的,如果有好的意见请提出。或者由错误欢迎指正。

立即下载
数字逻辑设计及应用 -- 数制与编码
暑假开始学习《FPGA数字逻辑设计教程》
FPGA入门笔记(三)—— Quartus II 13.0软件安装、破解、使用
数字逻辑基础与verilog设计

本文件为《数字逻辑基础与verilog设计》原书第二版的PDF资源。

立即下载
fpga经验谈 数字逻辑设计

fpga经验谈 数字逻辑设计 verilog HDL

立即下载
基于FPGA的数字通信实现多路数据时分复用和解复用系统系统

本文档介绍了一种基于FPGA的数字通信多路时分复用和解复用系统,使用硬件描述语言很好的实现了系统功能。

立即下载
FPGA数字万年历(verilog

本次工程实现了FPGA(EP4CE6)通过LCD显示年、月、日、星期、小时、分钟、秒的功能,并且可以通过按键对显示的数据进行调整,加或减,同时也加入了闹钟和整点报时的功能,根据现实情况,当闹钟和整点的时间发生冲突时,闹钟先亮,我把闹钟的优先级设置为高了,如果达到了闹钟和整点所设置的时间,led灯就会有区分的亮,闹钟前两位led灯亮,整点后两位led灯亮

立即下载
verilog_数字系统设计课程教程》答案 完整

《verilog_数字系统设计课程教程》完整答案,可以放心使用~

立即下载
数字逻辑基础与Verilog设计

本书是为“数字逻辑设计”课程编写的入门教材,这门课是电气工程和计算机专业的基础课程。本书着重阐述了数字逻辑基础与逻辑电路的基本设计技术,通过许多例子来引入基本概念,强调综合电路及如何在实际芯片上实现电路。主要内容包括:逻辑电路、算术运算电路、编码器、译码器、多路选择器、移位寄存器、计数器、同步时序电路、异步时序电路、数字系统设计、逻辑函数的优化、计算机辅助设计工具等。本书适合作为高等院校电子和计算机工程专业的数字电路教材,也适合相关专业人士参考。

立即下载
夏宇闻著VERILOG数字系统设计教程例题源代码2

夏宇闻老师著VERILOG数字系统设计教程例题源代码,北京航空航天大学出版社

立即下载
数字逻辑课程设计—电子密码锁

数字逻辑课程设计-电子密码锁实验报告,内附完整的VHDL代码,以及该密码锁的设计过程。此密码锁完美实现了开锁、解锁、改密、回退、清空等功能,且消除了抖动等问题。区别与其他设计,该VHDL将密码锁的模块都整合到了一起,没有将VHDL各种模块都分隔开,只有一个完整的芯片,便于理解。代码简单,思路清晰,就算是没有系统的学习VHDL代码的人都能够理解代码含义以及思路过程。

立即下载
数字逻辑与verilog设计 第三版

《数字逻辑与Verilog设计(第3版)》是2014年清华大学出版社出版的图书。 本书共包括11章正文和两篇附录。为了让读者了解传统的人工进行数字设计的基本理论,前六章主要还是介绍数字逻辑的基础,且此部分内容可以作为一个学期的数字逻辑设计导论课程。由于数字系统的规模越来越大,采用计算机辅助设计工具来完成数字电路的设计势在必行,因此本书从第2章开始就将相关知识融入到基础理论中,让读者能在阅读和学习过程中潜移默化地掌握Verilog代码编写风格,达到事半功倍的效果。

立即下载
基于FPGA的数字示波器代码(verilog

基于FPGA的数字示波器代码(verilog),采用等效采样,并作VGA显示,可以上下左右移动波形,分为多频段显示。

立即下载
Verilog-数字系统设计课程 课后思考题答案

Verilog的启蒙教材可否习题答案, 还是很全的 欢迎大家下载

立即下载
基于Verilog的FPGA 数字跑表

支持一小时正数倒数计时,具有蜂鸣器秒响功能,暂停开始功能等

立即下载
PCIE FPGA工程例子源码

嵌入式PCIE协议的FPGA实现,给出了相应的实现方式,有需要的朋友可以看看

立即下载
verilog语言的FPGA数字锁相环PLL实现

使用verilog语言实现的FPGA数字锁相环(pll)

立即下载
img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

FPGA数字逻辑设计教程--Verilog

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
9 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: