没有合适的资源？快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
除法运算电路
除法运算电路
除法运算电路
1星
需积分: 50
14 下载量
119 浏览量
2013-05-03
21:29:23
上传
评论
1
收藏
68KB
DOC
举报
温馨提示
立即下载
大学模拟电路课程设计，是本人精心设计、编写的word文档，希望对你有所帮助
资源推荐
资源评论
除法电路
浏览：51
如图所示除法电路.A1组成压控电流源，A2为电压比较器，A3组成有源低通滤波器。当时间常数R1C1等于钟脉冲周期T时，电路的输出与输入的关系为：Vo=-V2E/V1如果令E=1V，则有Vo=-V2/V1V1、V2要求均为正值，且限制在10V以内，V2稍低于V1。电阻R1、R2和电容C1要求采用温度稳定性好的元件。A1为HA2-2520，A2、A3为LM101A。
模拟除法运算电路和波形发生器与计数器
浏览：151
4星 · 用户满意度95%
利用变跨导模拟乘法器设计一个模拟除法器，波形发生器由集成运放构成方波发生器和三角波发生器。比较器 输出的方波经积分器 积分可得到三角波，三角波反馈到比较器，触发器自动翻转形成方波。
4位二进制除法器 电路仿真 课程设计报告
浏览：157
5星 · 资源好评率100%
4位二进制除法器 电路仿真 课程设计报告 全网独一份的内容 我做之前上网找了好久都没有找到相同的 现在我做完了 上传到网络上 和大家分享 让做相同题目的同学能够有所借鉴
4位除法器vhdl程序
浏览：139
VHDL全名Very-High-Speed Integrated Circuit Hardware Description Language,诞生于1982年。1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言 。 VHDL和Verilog作为IEEE的工业标准硬件描述语言，得到众多EDA公司支持，在电子工程领域，已成为事实上的通用硬件描述语言。
EDA五位除法器的设计报告（含完整源程序）
浏览：180
完整的EDA五位除法器设计（含源程序），直接运行就可以。
最全最详细的运放原理应用电路.pdf
浏览：55
5星 · 资源好评率100%
运放组成原理，运放在电路中的运用，同向放大器，反向放大器，电压比较器，电压跟随器，仪表放大器，加减法放大器，乘除法放大器
VHDL 的四位二进制除法器的实现程序代码
浏览：192
5星 · 资源好评率100%
除法器可以直接改变范围变换多位除法器，可以在数码管显示输入输出的数值！
VHDL 4位除法器
浏览：175
3星 · 编辑精心推荐
简单易懂的4位有符号除法器，适当修改可以使用无符号数，原理简单
关于除法电路
浏览：146
除法，这个小学4年纪就开始学习和使用的方法却一直是我这个ASIC工程师心中的痛。我一直在思考如何能找到一个简单（硬件资源少）而快捷（时钟排数少）的通用除法电路。
除法运算方法
浏览：79
matlab除法运算 包括数据流程图 源程序等东西
除法位运算
浏览：159
除法，使用的是位运算，通过不停的移位相减，达到除的目的
4302除法电路
浏览：104
4302除法电路、电子技术,开发板制作交流
NE555除法电路
浏览：21
NE555除法电路、电子技术,开发板制作交流
16位有余除法器的fpga实现(verilog)
浏览：15
16位有余除法器的fpga实现（verilog）代码 module div_uu( clk, rst, clk_en, nom, //beichushu den, //chushu quo, //shang div_end );
四位阵列除法器——计算机组成原理课设
浏览：112
5星 · 资源好评率100%
采用Quartus可编程器件开发工具软件，伟福COP2000实验箱，设计并实现阵列除法器功能。电路主要应包括：细胞模块和门电路等。被除数和除数皆为四位；对设计电路进行了仿真并验证其正确性，仿真数据由指导教师给出； 实现了编程下载和硬件测试；
4位定点除法器EDA verilog HDL 源代码
浏览：152
4星 · 用户满意度95%
4位定点除法器，32位的写法也一样，希望verilog HDL 高手指点，初学者参考吧
四字节除法汇编程序 四字节除法汇编程序 四字节除法汇编程序
浏览：139
4星 · 用户满意度95%
四字节除法汇编程序 四字节除法汇编程序 四字节除法汇编程序
fpga 实现4位除法器
浏览：12
5星 · 资源好评率100%
运用加减交替法，通过输入4位被除数以及4位除数，从而输出4位的商。
除法电路.ms7
浏览：179
Multisim仿真实例
大数除法运算
浏览：29
能够进行大数处理，将大数转换成数组输入输出，从而实现大数的除法运算
MPY600除法电路
浏览：118
MPY600除法电路、电子技术,开发板制作交流
verilog快速除法运算
浏览：57
Verilog HDL是一种硬件描述语言(HDL:Hardware Description Language)，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公
4并行除法运算
浏览：150
4并行除法运算
阵列除法器课程设计.zip
浏览：190
用Multism设计阵列除法器，应用计算机组成原理和模拟电子等知识完成课程设计。 教材我建议的是《Multisim 11电路仿真与实践》和《计算机组成原理》，清华大学出版社
用verilog实现除法器(两种方法）
浏览：156
5星 · 资源好评率100%
一、 实验目的与要求： 用verilog语言编写出一个除法器的代码，并在modelsim中进行功能仿真，认真的完成实验报告。 二、 实验设备（环境）及要求： 在modelsim环境下编写代码与测试程序，并仿真； 在synplify pro下编译，设置硬件并综合。 三、 实验内容及步骤： 1、 选择除法器的算法，本实验开始采用的是减法实现除法器的例子（比如十进制中的a/b，可先比较a与b的大小，如果
FPGA实现除法运算
浏览：192
我们用软件编程的时候，用到除法的时候，一个/这样的除号就搞定了。但是如果用硬件来实现除法，又是怎么样实现的了。
实验6-除法电路.ms10
浏览：39
5星 · 资源好评率100%
multisim电路仿真实例，multisim10实验例程源文件，可以做为你的学习实验参考。
除法的运算性质+除法简便运算.pdf
浏览：148
除法的运算性质+除法简便运算.pdf
乘、除法的简便运算1.docx
浏览：11
乘、除法的简便运算1.docx
python-除法运算.docx
浏览：142
python 除法运算 Python是一种高级编程语言，它支持多种运算符，其中包括除法运算符。在Python中，除法运算符用"/"表示，它用于将一个数除以另一个数，并返回结果。 Python中的除法运算符有两种类型：整数除法和浮点数除法。整数除法是指将两个整数相除，并返回一个整数结果。例如，如果我们执行10/3，Python将返回3，因为10除以3的商是3，余数是1。如果我们想要得到浮点数结果，我
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
sinat_35077008
2019-04-11
原理图、PCB图都没有
平凡之路1
粉丝: 0
资源:
3
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
BaseRecyclerViewAdapterHelper4.0使用Java重写
山东大学操作系统实验demo
TiggerRamDiskV6.0-Mac.zip
数据库实验报告三.doc
数据库应用程序设计作业.doc
施工图审查信息化管理平台整体解决方案.doc
visualize1.py
物联网分布式系统应用.pptx
物联网在医疗健康中的应用-第1篇概述.pptx
11_4.ide
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
