我自己原创的用verilog hdl语言编写的一个(7,3)循环码的编码器.文件压缩包中除了有.v的源文件外,还把在maxplusII下仿真波形图的文件也包括进去了,供网友参考.仿真中输入了两个信息码字分别是"011"和"101".生成多项式采用的是x^4+x^3+x^2+1
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~