没有合适的资源？快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
模10计数器
模10计数器
模10计数器
verilog
quartus使用
5星
· 超过95%的资源
需积分: 50
36 下载量
56 浏览量
2012-12-26
13:23:14
上传
评论
1
收藏
751KB
DOC
举报
温馨提示
立即下载
利用verilog HDL编写的模10计数器，使用DE0版，图文教程，绝对详细
资源推荐
资源评论
基于VHDL和QuartusII的十进制可逆计数器
浏览：119
5星 · 资源好评率100%
基于VHDL和QuartusII的十进制可逆计数器
模为十的计数器(verilog HDL)
浏览：50
5星 · 资源好评率100%
无reset，无load的简单十位计数器的verilog HDL程序。希望对大家有所帮助
模10计数器.ms13
浏览：45
设计一个模10的计数器，其变换规律为：1、3、5、7、9、0、2、4、6、8，间隔时间为1S，如此反复，并将数字显示在一个数码管上。要求电路具有： 1）启动开关，当该开关断开时，数码管没有显示，当开关闭合后，电路开始运行； 2）暂停键，在电路运行过程中按下此键，数码管显示停在此时正在显示的某一个数值上并保持，当再按下此键，电路继续计数显示； 3）复位按钮，当按下此按钮时，数码管显示初值为1，合上启
一个带异步清零端的同步可逆模10计数器
浏览：24
一个带异步清零端的同步可逆模10计数器。同时提供1位LED数码管计数显示。M为 控制端，M=0，增1计数器，M=1，减1计数器；clr为清零端，高电平有效。Start:启动信号，高电平有效。
十进制计数器
浏览：33
使用quartus ii 软件编写的十进制计数器，所用语言为Verilog
基于VHDL的模可变计数器
浏览：73
为便于查找该路径中的文件名以中文命名，需改为纯英文即可调试仿真!
10进制计数器VHDL代码
浏览：102
10进制计数器VHDL代码 Library IEEE; Use IEEE.STD_LOGIC_1164.ALL; Use IEEE.STD_LOGIC_UNSIGNED.ALL; entity counter_10 is Port( reset : in std_logic; clock : in std_logic; num_out : out std_logic_vector(3 down
verilog 实现的0-9 计数器数码管显示
浏览：199
verilog 0-9计数器数码管显示,在实验箱上进行过测试的！！
用VHDL编写计数器
浏览：173
4星 · 用户满意度95%
用VHDL描写计数器，0-999 一、题目要求： 输出为3位BCD码的计数显示电路。该计数显示电路由三个模块构成： 1、十进制计数器（BCD_CNT） 2、七段显示译码器电路（DEC_LED） 3、分时总线切换电路（SCAN）
quartus18.0编译仿真的十进制计数器
浏览：133
5星 · 资源好评率100%
利用quartus18.0软件编译仿真的十进制计数器，含测试文件，供学习电子设计自动化（eda）的新人参考
模60计数器（通过计数器级联得到）
浏览：105
下面描述的是一个模60计数器，该计数器通过将模10计数器和模6计数器级联的方式构成，每当模10计数器计数到1001时，模6计数器就会计数加1，直至计数到60时，即模6计数器到达0101、模10计数器到达1001时，计数状态又...
模24计数器_quartusII_模24计数器_FPGAverilog_74390模24计数器_
浏览：169
5星 · 资源好评率100%
模24计数器的Quartus II文本输入设计及其test bench
模五计数器源程序加仿真程序verilog
浏览：42
verilog语言编写的5进制计数器的源程序加仿真程序，Vivado软件应用，程序正确，可以直接出仿真波形，少加修改可以变成任意进制计数器，
基于FPGA的数码管扫描实验Verilog逻辑源码Quartus工程文件+文档说明.zip
浏览：41
5星 · 资源好评率100%
介绍共阳极数码管扫描的原理，使用 6 位模 10 计数器组成 6 位十进制计数器，将计数器的 值送到数码管扫描模块显示。 module seg_test( input clk, input rst_n, output[5:0]seg_sel, output[7:0]seg_data ); ...
10进制计数器
浏览：190
10进制计数器
简易十位计数器verilog HDL程序以及仿真下载
浏览：145
4星 · 用户满意度95%
简易十位计数器verilog HDL程序以及仿真下载
简易计数器可实现计数功能
浏览：118
用VHDL语言编写的！与FPGA 结合用来计数！
10进制计数器vhdl程序设计报告
浏览：56
5星 · 资源好评率100%
10进制计数器 vhdl程序 quartus仿真 带进位复位功能
基于计数器宏功能模块设计一个模24方向可控计数器电路
浏览：75
基于计数器宏功能模块设计一个模24方向可控计数器电路，用Quartus II 7.2软件建立的一个工程，仅供参考
实验二 EDA实验计数器
浏览：105
这个文档主要是昨晚EDA试验之后锁写的实验报告 ，希望可以帮到大家 呵呵
8421BCD码计数器（内含文档及Verilog HDL设计代码）
浏览：189
5星 · 资源好评率100%
计数器实现的模制为24，clr为异步清零信号，当时钟上升沿到来或clr下降沿到来， clr = 0时，计数器清零为0000_0000。该计数器的计数过程为，当输出信号的低4位（即 dout[3:0]）从0000计数到1001后（即十进制的0 ~ 9），高4位（即dout[3:4]）计数加1，当计数计到23时（即0010_0011），计数器又清零为0000_0000，然后重新开始计数。
用QUARTUS设计模可变计数器器
浏览：87
3星 · 编辑精心推荐
用QUARTUS设计摸20|60的模可变计数器，文本设计
模N计数器的verilog代码
浏览：93
模N计数器的verilog代码 计数器
模六十计数器
浏览：97
5星 · 资源好评率100%
基于verilog的模六十技术器，用于basys2的开发
模60计数器
浏览：97
数字钟的秒计数，在seg上显示，平台是xilinx14.5，板子是basys2
模为100计数器 protues仿真 74161
浏览：133
protues下的74161仿真，模为一百供大家学习与参考
电子科技大学数字逻辑综合实验：实验3-中小规模时序逻辑设计.pdf
浏览：96
3．用两片74x161分别实现模6和模10计数器，用数码管显示计数器的输出状态。再将两片74x161进行级联，实现模60计数器，用数码管显示计数器的输出状态。 4.拓展题：任选一个设计下列十进制计数器：模24、模28、模29、...
新建 Microsoft Word 文档 (3).zip_birdstw8_数字频率计_锁模_频率控制_频率计
浏览：170
简易频率计由控制模块、模10计数器模块以及锁存器模块组成。控制模块产生计数使能信号、锁存使能信号和计数器清零信号，模10计数器当计数使能时开始计数，当计数达到4’b1001时输出下一模式计数器使能信号并且计数器...
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
zhixu8085152
2013-07-31
很有用，后来的计数程序都是从这个程序学来的
zcx_shadow5
2013-08-11
很有用，谢谢楼主 了
xiaoxiaofendouwoniu
粉丝: 1
资源:
9
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
Screenshot_20240425_151016.jpg
数据挖掘实验一-1数据表资源2
数据挖掘实验一-1数据表资源1
标准化相关知识，标准化试点申报
logic 2.4.14 软件、逻辑分析仪开源上位机
基于python实现使用BP神经网络识别MINST字符集
Python基于深度学习DenseNet密集连接卷积神经网络的岩石的识别与分类项目源代码+模型
web服务器之nginx资源
Vuforia AR篇（三）- AR模型出场效果
基于差分隐私保护技术的协同过滤推荐系统源码+论文.zip
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
