VHDL语言的ad采集

此文档价值很高，基于VHDL语言的AD采集程序，准确度高，适于实验验证

用VHDL语言编写的计时秒表程序

基于FPGA，用VHDL语言编写的计时秒表程序，运行成功，可供大家参考使用。

VHDL语言实现DDS的完整程序 Quartus仿真过

VHDL语言实现DDS的完整程序 Quartus仿真过

采用vhdl语言编写的自动售货机程序

采用vhdl语言编写的自动售货机程序。如有需要的可以下载参考

spartan 3e开发板上的VHDL语言编写的lcd显示程序

spartan 3e开发板上的VHDL语言编写的lcd显示程序

基于FPGA用VHDL语言编写的交通灯程序，已验证

基于FPGA用VHDL语言编写的交通灯程序，已验证

用VHDL语言编写的8位加法器的代码

里面是用VHDL语言编写的8位加法器的代码

vhdl语言编写的交通灯程序

是用VHDL语言编写的，交通灯程序，由绿灯变红灯时有黄灯过度

vhdl语言写IIC接口程序

vhdl语言写IIC接口程序

用VHDL语言编写的EDA设计程序（实现7人表决器）

用VHDL语言编写的EDA程序，用7个开关显示支持与否的表决器，里面有程序，还有所用芯片FPGA的管脚分配等内容。

用VHDL语言编写的数字钟

用VHDL语言编写的数字钟，有整点报时功能。校时功能.还有闹钟工功能。可以定闹钟。适用于FPGA、CPLD。shiEDA实验的必备程序

VHDL语言的设计

实现 1、用VHDL语言设计没有清零、置位和使能控制的D触发器。 2、选做：用VHDL语言设计有清零、只为控制的JK触发器。 3、限做：用VHDL语言编写一个二-十进制同步计数器，用按键k7作为输入脉冲，每按一下，计数器增加1，一直到9后，在按键则回到0，同时结果显示在一个数码管上。锁定引脚并下载验证结果。 新手露脸时间~~~这是本人的VHDL作业，拿来共享一下

用VHDL语言设计半加器

利用VHDL语言能够设计电子系统，本文档就是用VHDL描述设计半加器，可以让大家初步认识VHDL设计的基本流程以及与其他程序设计语言的区别。

vhdl语言编写的9秒倒计时器

VHDL全名Very-High-Speed Integrated Circuit Hardware DescripTIon Language，诞生于1982年。1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言 。自IEEE-1076（简称87版）之后，各EDA公司相继推出自己的VHDL设计环境，或宣布自己的设计工具可以和VHDL接口。1993年，IEEE对VHDL进行了修订，从更高的抽象层次和系统描述能力上扩展VHDL的内容，公布了新版本的VHDL，即IEEE标准的1076-1993版本，简称93版。VHDL和Verilog作为IEEE的工业标准硬件描述语言，得到众多EDA公司支持，在电子工程领域，已成为事实上的通用硬件描述语言。 本文为大家分享用vhdl语言编写的9秒倒计时器程序。 VHDL语言优势 （1）与其他的硬件描述语言相比，VHDL具有更强的行为描述能力，从而决定了他成为系统设计领域最佳的硬件描述语言。强大的行为描述能力是避开具体的器件结构，从逻辑行为上描述和设计大规模电子系统的重要保证。 （2）VHDL丰富的仿真语句和库函数，使得在任何大系统的设计

VHDL语言程序设计

VHDL语言的英文全名是Very High Speed Integrated Circuit Hardware Description Language 即超高速集成电路硬件描述语言。它是70年代和80年代初，由美国国防部为他们的超高速集成电路VHSIC计划提出的硬件描述语言，它支持硬件的设计、综合、验证和测试。1986年3月，IEEE开始致力于VHDL的标准化工作，讨论VHDL语言标准。IEEE于1987年12月公布了VHDL的标准版本（IEEE STD 1076/1987）；1993年VHDL重新修订，形成新的标准即IEEE STD 1076-1993)。

八选一数据选择器基于VHDL语言编写

八选一数据选择器基于VHDL语言编写 八选一数据选择器基于VHDL语言编写

vhdl语言编写的小程序2*2乘法器

这是一个用vhdl语言编写的简单的2*2乘法器，在maxplus2上编译通过了，并且在比较通用的一块实验板，名太长忘了实验过。注意要在maxplus2上编译前指定每一个输入输出的pin。

VHDL语言FPGA音乐程序

FPGA源程序，用VHDL语言写的梁祝音乐歌曲。程序简单，代码精炼！