基于FPGA的出租车计价器设计

2.1，出租车计价器的要求： ◇ 行程3公里内（包括3公里），且等待累计时间2分钟内（包括2分钟），起步费为10元； ◇ 3公里外（不包括3公里）以每公里2元，等待累计时间2分钟外（不包括2分钟）以每

fpga出租车计费器

所有的编程代码里面都有 关于使用fpga编程出租车计费器的详细代码

基于FPGA的出租车计费器.rar

基于FPGA的出租车计费器VHDL代码，代码包括顶层模块、速度模块、计程模块、计时模块、计费模块和路程、费用显示模块，设计软件用的是quarter II9.0，文件内容包括源代码，相关仿真图以及相关注

EDA课设出租车计价器原理图

EDA课设出租车计价器原理图 EDA课设出租车计价器原理图

Verilog数字系统课程设计 出租车计价器

使用Verilog硬件描述语言编写的出租车计价器，编写环境为Quartus ii 9.0，硬件平台为Cyclone EP1C6Q240C8. 实现主要功能如下： -输入时钟为系统晶振50Mhz. -两

出租车计价器VHDL程序与仿真

里面包含有基于VHDL语言编写的出租车计价器程序并有详细的注释说明，同时附上仿真图，可以顺利实现。

具有车型设置、起步设置、里程显示的出租车计价器

出租车计程计价器，具有车型设置、起步里程设置、起步价设置、里程显示（采用4位七段数码管）、计费显示（采用4位七段数码管），采用FPGA器件EP1C6Q240C8，开发系统采用QuartusII。

数电课程设计-出租车计价

数电课程设计：1.2 设计指标与要求 1.出租车计价器的用途是在方便出租车的收费结算和显示； 2.具体使用场合普通出租车； 3.具体设计方式和显示以及收费按照要求设定

基于FPGA的出租车计费系统的设计

基于FPGA开发板，利用OLED模块、及电机模块成功实现了一个出租车计费系统。 主要功能： 1.工作/未工作状态切换 白天/黑夜切换 2.时间显示 3.速度检测、行驶里程统计、等待时间统计 4.起步价

基于FPGA的出租车计价器设计verilog源代码

基于FPGA的出租车计价器设计verilog源代码