没有合适的资源?快使用搜索试试~
我知道了~
文库首页
课程资源
专业指导
verilog序列检测器的设计
verilog序列检测器的设计
序列检测器
4星
· 超过85%的资源
需积分: 34
43 下载量
104 浏览量
2010-03-31
22:41:38
上传
评论
3
收藏
767KB
DOC
举报
温馨提示
立即下载
主要介绍了利用verilog语言进行序列检测器的社及
资源推荐
资源评论
序列检测器的设计
浏览:18
序列检测器的设计
序列检测器verilog实现
浏览:93
5星 · 资源好评率100%
实现10010序列检测功能,用verilog实现,并有状态转移图和仿真结果,同时对比了摩尔和米利型两种电路
verilog语言设计序列检测器和双向移位寄存器
浏览:148
verilog语言设计序列检测器和双向移位寄存器
verilog代码 序列检测器
浏览:100
verilog代码编写的序列检测器,用xilinx写的
20-Verilog HDL序列检测器设计.7z
浏览:72
Verilog HDL序列检测器设计,Vivado仿真工程
VerilogHDL哈工大数电大作业(血型匹配-学号显示-学号计数-状态转换四合一程序)
浏览:191
3星 · 编辑精心推荐
目录 1 数字电路技术——HDL设计 3 概述 3 作业要求 3 第一题 3 第二题 4 第三题 4 第四题 4 准备工作——部分模块的驱动设计 4 引脚约束文件 4 时钟切换模块的设计 5 四位七段数码管驱动模块 7 输出引脚控制切换模块 10 任务一 —— 血型匹配 13 分析任务 13 编写任务一子模块程序 14 程序解读 16 编写顶层模块程序 17 RTL原理图检查 19 效果检查 19
Verilog状态机序列检测器
浏览:59
4星 · 用户满意度95%
怎样用状态机实现1101,11001,111110001等特征序列的检测。
1001序列检测器实验报告
浏览:199
5星 · 资源好评率100%
1001序列检测器实验报告,内含modelsim仿真代码和测试代码,Multisim仿真截图。
verilog101序列检测器
浏览:83
101序列检测器的verilog程序,系本人FPGA初学实践,FSM
101序列检测器verilog语言
浏览:96
序列检测器语言,verilog 数字逻辑方面的
序列信号发生器与检测器设计
浏览:72
用状态机设计实现串序列检测器设计,可以用原理图输入法设计序列信号发生器.
verilog110序列检测
浏览:52
4星 · 用户满意度95%
用verilog实现110序列检测,带有testbeach,内有详细操作说明,采用modelsim仿真
verilog序列检测器,序列11010,(mealy状态机和moore状态机)
浏览:67
verilog序列检测器,序列11010 mealy状态机和moore状态机实现 一段式、三段式状态机实现
数字逻辑课程设计——111序列检测器
浏览:150
5星 · 资源好评率100%
一、实验目的: 1、深入了解与掌握同步时序逻辑电路的设计过程; 2、了解74LS74、74LS08、74LS32及74LS04芯片的功能; 3、能够根据电路图连接好实物图,并实现其功能。学会设计过程中的检验与完善。 二、实验内容描述: 题目:“1 1 1”序列检测器。 原始条件:使用D触发器( 74 LS 74 )、“与”门 ( 74 LS 08 )、“或”门( 74 LS 32 )、非门 ( 7
基于VHDL语言的序列发生器与检测器设计实验报告
浏览:162
3星 · 编辑精心推荐
基于VHDL语言的序列发生器与检测器设计的EDA实验报告 产生序列0111010011011010,检测序列11010
组合逻辑电路设计:血型校对器法(2).ms10
浏览:70
组合逻辑电路设计:血型校对器法(2).ms10
序列检测器\电平信号_000_001_011_111_序列检测器的设计
浏览:185
5星 · 资源好评率100%
序列检测器\电平信号_000_001_011_111_序列检测器的设计,希望喜欢!
数字逻辑课程设计—“111”序列检测器
浏览:187
5星 · 资源好评率100%
课程设计任务书 学生姓名 胡俊 学生专业班级 计 算 机0801 指导教师 王莹 学 院 名 称 计算机科学与技术学院 一、题目:“1 1 1”序列检测器。 原始条件:使用D触发器( 74 LS 74 )、“与”门 ( 74 LS 08 )、“或”门( 74 LS 32 )、非门 ( 74 LS 04 ),设计“1 1 1”序列检测器。 二、要求完成设计的
设计一个血型匹配器,组合逻辑电路
浏览:102
设计一个血型匹配器,组合逻辑电路
序列检测器(1110010)
浏览:48
本设计使用状态机设计一个二进制序列检测器,其功能是检测一个7位的二进制序列“1110010”,即输入序列如果连续的7位为“1110010”时,输出为1,其他情况下为0。
使用状态机完成序列检测器
浏览:134
使用状态机,对输入序列进行序列检测,当输入序列正确时,输出为1,其它情况输出为0。prj_quartus是quartus文件,prj_modelsim是modelsim仿真文件,src是程序源码包含testbench
2-4译码模块verilog语言
浏览:106
2-4译码模块verilog语言2-4译码模块verilog语言2-4译码模块verilog语言2-4译码模块verilog语言
序列检测器的vhdl代码
浏览:88
此为用vhdl语言设计的序列检测器的源代码。检测到规定元码就输出1.
FPGA序列检测器实验报告
浏览:18
实验报告基于Verilog HDL语言的序列检测器的设计,
EDA实验报告 实验七八
浏览:153
EDA实验报告 (实验七 序列检测器的VHDL设计 、实验八 用 QuartusII 设计正弦信号发生器)
基于FPGA的序列信号发生器
浏览:135
该代码是用状态机组织的序列信号发生器,是学习状态机的很好的代码
python大作业 含爬虫、数据可视化、地图、报告、及源码(整和为一个文件)(2014-2020全国各地区原油加工量).rar
浏览:200
5星 · 资源好评率100%
(含源码及报告)本程序分析了自2014年到2020年每年我国原油加工的产量,并且分析了2019年全国各地区原油加工量,含饼状图,柱状图,折线图,数据在地图上显示。运行本程序需要requests、bs4、csv、pandas、matplotlib、pyecharts库的支持,如果缺少某库请自行安装后再运行。文件含2个excel表,4个csv文件以及一个名字为render的html文件(需要用浏览器打
仿真电路以及操作方法
浏览:128
5星 · 资源好评率100%
用一片通用四运放芯片LM324组成电路,实现以下功能:用低频信号源产生ui1=0.1sin2πft(V),f=500Hz的正弦波信号,加至加法器的输入端,加法器的另输入端加入有自制振荡器产生的信号uo1。要求加法器的输出电压ui2=10 ui1+ uo1。ui2经选频滤波器滤除uo1频率分量,选出f信号为uo2,uo2为峰峰值等于9V的正弦信号。uo2信号经比较器后在1KΩ负载上得到峰峰值2V的输
【纯干货啊】华为IPD流程管理(完整版).pptx
浏览:160
4星 · 用户满意度95%
华为IPD产品研发流程完整版。非常的详细,很适合给新是的实习生做培训用!是我一直在用的流程管理,很适合学习与交流。
可编程语言标准IEC61131-3中文版.pdf
浏览:137
5星 · 资源好评率100%
可编程语言标准IEC61131-3中文版
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
zsc472163382
2012-07-15
写的不太好。不完整啊,还得自己修改。
叶非叶
2013-05-15
写的不太好。不完整啊,还得自己修改。
msnnsm
2012-03-07
不完善,不太好
jiaojiaojiaochen
2011-12-27
不完整,但是还不错
hsyglk
2011-12-23
写的很简单,不完整
1
2
前往
页
xialii
粉丝: 1
资源:
2
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
基于Flask和Vue3的宠物缘项目设计源码
基于ASP.NET的网站开发项目设计源码
基于SSM框架的图书管理系统设计源码
基于Vue3和Mall4cloud的微服务移动端电商商城设计源码
基于Java的实训在线OJ系统安卓端设计源码
基于Vue和TypeScript的房地产管理系统前端设计源码
基于微信小程序的通用订票系统设计源码
基于ThinkPHP的轻量级PHP开发框架设计源码
基于CSS的响应式鲜花网站全屏效果设计源码
基于JavaScript的访客预约系统设计源码
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
- 1
- 2
前往页