fpga网口通信时序。

所需积分/C币:45 2012-11-12 11:19:10 14KB VHD
收藏 收藏 7
举报

因为是我呕心沥血调好的程序,要了10分,然后里面包含了主要的 网口驱动程序,时序,还有我发了20000包数据,并且是8个8位拼接成的64位发,一包的数据时800bytes,没有错误。实现千兆网口通信,测试数据传输速度为700M/bits。

...展开详情
立即下载 低至0.43元/次 身份认证VIP会员低至7折
    一个资源只可评论一次,评论内容不能少于5个字
    meme1110 学习一下~读起来有点困难~
    2014-05-28
    回复
    dengxiaoxue 真的很强大呀,很有用
    2014-05-17
    回复
    hk1154392599 部分符号解释不清楚,理解有困难
    2014-05-14
    回复
    znling 貌似很强大,学习了,谢谢分享
    2014-04-30
    回复
    gengxinyu2011 么有verilog写的么。。。
    2013-07-21
    回复
    yujiyunlin 一个VHDL的文件,的确没有说的那么强大
    2013-05-29
    回复
    feixiaduibing 只有一个vhdl的文件,没有工程,需要自己建再把代码添加到工程里
    2013-05-06
    回复
    海洋加减 为什么只有一个文件……基本没怎么实现
    2013-04-18
    回复
    chabu 看不懂啊看不懂 不过貌似是很强大
    2013-03-29
    回复
    love_min627 看得有点晕,不过挺好的,就是要的分有点多啊
    2013-02-22
    回复
    img
    woshivbn

    关注 私信 TA的资源

    上传资源赚积分,得勋章
    最新推荐