Verilog HDL 高级数字设计

所需积分/C币:50 2019-01-07 15:02:40 132.53MB PDF
收藏 收藏 4
举报

Verilog HDL是一种硬件描述语言(,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司(该公司于1989年被Cadence公司收购)开发。两种HDL均为IEEE标准。 个人推荐,教材挺好用。

...展开详情
试读 127P Verilog HDL 高级数字设计
立即下载 低至0.43元/次 身份认证VIP会员低至7折
    一个资源只可评论一次,评论内容不能少于5个字
    wudinin 这个是第一版的中文扫描版,下的人不要下错了
    2019-02-28
    回复
    关注 私信 TA的资源
    上传资源赚积分,得勋章
    最新推荐
    Verilog HDL 高级数字设计 50积分/C币 立即下载
    1/127
    Verilog HDL 高级数字设计第1页
    Verilog HDL 高级数字设计第2页
    Verilog HDL 高级数字设计第3页
    Verilog HDL 高级数字设计第4页
    Verilog HDL 高级数字设计第5页
    Verilog HDL 高级数字设计第6页
    Verilog HDL 高级数字设计第7页
    Verilog HDL 高级数字设计第8页
    Verilog HDL 高级数字设计第9页
    Verilog HDL 高级数字设计第10页
    Verilog HDL 高级数字设计第11页
    Verilog HDL 高级数字设计第12页
    Verilog HDL 高级数字设计第13页
    Verilog HDL 高级数字设计第14页
    Verilog HDL 高级数字设计第15页
    Verilog HDL 高级数字设计第16页
    Verilog HDL 高级数字设计第17页
    Verilog HDL 高级数字设计第18页
    Verilog HDL 高级数字设计第19页
    Verilog HDL 高级数字设计第20页

    试读已结束,剩余107页未读...

    50积分/C币 立即下载 >