北邮大二下数电实验报告
北京邮电大学 数字电路与逻辑设计实验
学院:
班级:
姓名:
学号:
班内序号:
实验一
一、实验名称
Quartus II 原理图输出法设计
(一)半加器
二、实验任务要求
用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块
单元。
三、设计思路和过程
◎设计思路
半加器电路是指对两个输入数据位进行加法，输出一个结果位和进位，不产
生进位输入的加法器电路，是实现两个一位二进制数的加法运算电路。
数据输入:被加数 AI、加数 BI
数据输出:半加和 SO、进位 CO
◎ 设计过程
(1)列出真值表
输入 输出
剩余21页未读，继续阅读
资源评论
