24小时制时钟VHDL程序（FPGA）

自己编写的，还存在一些问题，可以用来参考，高手可以指点下如何修改

24小时时钟VHDL语言

24小时时钟 VHDL语言 EDA技术 模块化 例化程序 提供硬件接口

FPGA驱动LCD1602做的数字时钟

FPGA驱动LCD1602做的数字时钟 源码，网上很少用人公开这一类代码，一搜FPGA 1602，都是写一个静态的显示，在实际应用中，是没有用的，因此这个简单的例子，给大家抛砖引玉了！

FPGA源代码

一个时钟分配电路，输入为时钟信号CLK，输出为信号F0~F5，这六个信 号中只允许有一个为高电平，F0、F2、F4的持续时间为2个CLK，F1、F3、F5的持续时间为4个CLK。

特权同学的 深入浅出玩转fpga 深入浅出fpga 图书配套光盘免积分，1分下载后评价便可返还

特权同学深入浅出fpga学习资料光盘分享吴航厚.7z 深入浅出fpga的书本的光盘资料分享，7z高压版，完整资料分享。 图书目录 第一部分 基础普及 笔记1 初识FPGA 笔记2 应用领域 笔记3 开

特权同学图书《Altera FPGA伴你玩转USB3.0与LVDS》

特权同学图书《Altera FPGA伴你玩转USB3.0与LVDS》扫描版。 编辑推荐 （1）《Altera FPGA伴你玩转USB3.0与LVDS》基于Altera Cyclone Ⅳ FPGA U

特权同学图书《Xilinx FPGA伴你玩转USB3.0与LVDS》

特权同学图书《Xilinx FPGA伴你玩转USB3.0与LVDS》扫描版。 编辑推荐 （1）《Xilinx FPGA伴你玩转USB3.0与LVDS》基于Xilinx Artix-7 FPGA LVD

fpga电子时钟

基于FPGA 的电子时钟设计，在quartus上使用verilog语言编写的

FPGA 数字时钟

用verilog 编写的一个数字时钟例程，可以实现24小时计数，还有闹钟报警、校时、校分等功能，程序简单易懂，亲测可行

基于XILINX FPGA的OFDM通信系统基带设计

《基于XILINX FPGA的OFDM通信系统基带设计》以无线局域网物理层标准IEEE 802．11a为实例，研究如何在FPGA上实现一个OFDM通信系统的基带收发机。《基于XILINX FPGA的O

基于FPGA的时钟频率同步设计与应用

文研究了一种可对频率进行动态调整的时钟，通过对时钟频率的动态修正，实现主从时钟频率的同步，进而实现时间同步。

特权同学图书《FPGA设计 实战演练（逻辑篇）》

《FPGA设计 实战演练（逻辑篇）》图书扫描版本 内容推荐 本书面对广大的FPGA/CPLD初学者，从零开始讲述FPGA/CPLD以及相关的基础知识，并以一个支持各种入门、进阶的子母板形式学习套件为实

基于FPGA和DVI视频接收器设计

给出了一个符合DVI1.0规范的基于FPGA的视频接收器的实现方法,该方法利用FPGA内置的PLL和IODELAY模块实现时钟恢复和相位调整,可节约数字时钟管理模块(DCM)； 利用FPGA内置的IS

Verilog编写的七段数码管显示的源码

用Verilog实现FPGA七段数码管的显示。

采用PCM编码原理及FPGA编程技术实现PCM数字基群接口传输低速数据的接入(图)

一、概述 ----高速传输系统中低速设备的接入有广泛的应用范围。在环境监控等监控网络中，被监控设备往往提供RS-232/RS-485/V.10/V.35的通信接口，为了要将这些接口的低速数据送往远端中

电子设计.doc

（文件太大无法上传全部，下载的是网盘链接（内含全部文件）！！！）部分资料清单： 0001、PC 机与单片机通信(RS232 协议) 0002、C与VB语言联合在proteus上仿真 0003、IC卡读

Verilog实现毫秒级计时器(秒表)

NULL 博文链接：https://marshal-r.iteye.com/blog/2163111

单片机原理及应用（第3版） 源代码

本书以培养学生的工程实践能力为目标，突出多种典型常用集成电路芯片的介绍与应用，突出单片机外围接口芯片的扩展、单片机应用系统的设计与实现及单片机的典型应用；汇编语言与C51语言程序设计并重，注重新技术和

Verilog的DS18b20代码

Verilog的DS18b20代码，时钟50MHz；

VC 开发的MIPS五级整数流水线模拟程序.rar

VC 开发的MIPS五级整数流水线模拟程序，附有设计文档与源代码，程序主要设计目的如下： 　　1)以交互输入方式或从文件读入方式，输入一段MIPS汇编程序，选择执行模式，算出执行流水线状态图，显示各寄