没有合适的资源?快使用搜索试试~
我知道了~
文库首页
硬件开发
单片机
计数器在fpga实验版上实现4位7段数码管动态显示,数字递增
计数器在fpga实验版上实现4位7段数码管动态显示,数字递增
共1个文件
v:1个
fpga
msp430单片机
4星
· 超过85%的资源
需积分: 48
113 下载量
43 浏览量
2012-11-08
22:27:27
上传
评论
5
收藏
844B
RAR
举报
温馨提示
立即下载
在fpga实验版上实现4位7段数码管动态显示,数字递增
资源推荐
资源详情
资源评论
七段数码管显示16进制计数器[参照].pdf
浏览:146
5星 · 资源好评率100%
七段数码管显示16进制计数器[参照].pdf
在FPGA上实现用数码管显示的计数器
浏览:24
4星 · 用户满意度95%
这类代码对于我们初次接触FPGA的学生有很大的帮助。
4位七段数码管动态显示系统设计FPGA实现
浏览:167
4星 · 用户满意度95%
4位七段数码管动态显示系统设计FPGA实现
FPGA数码管计数实验
浏览:201
在FPGA上实现用数码管计数的实验,初学者很好的例子。
四位数码管动态扫描显示
浏览:106
4星 · 用户满意度95%
fpga开发板的实例程序 扫描的思想大家要充分了解,同时要掌握扫描的描述方法 通常要用到case语句
用7段共阳数码管显示任意一个4位数的verilog程序
浏览:190
3星 · 编辑精心推荐
用7段共阳数码管显示任意一个4位数的verilog程序,如果你的数码管是共阴极,你知道怎么改。另外,把要显示的数N改成输入,就可以加到其他模块里面去被调用了。
FPGA 数码管计数显示程序 verilog
浏览:49
FPGA 6个数码管计数显示程序,verilog编写。。。。。。。
FPGA实现秒表
浏览:192
资料分为三个文档;为一个数字钟(秒表)的实现过程;包括详细注释;系统时钟为50M;芯片使用的Cyclone II系列的EP2C5t114c8,显示为共阴数码管
7段数码管显示Verilog程序
浏览:37
此压缩文件为计数器和7段数码管显示功能,使用Verilog语言描述的模块
Verilog编写的运动计时器 数码管显示 有暂停清零功能 绝对好用
浏览:31
此工程是Verilog编写的运动计时器,数码管显示计时时间,有暂停和清零的功能 烧写到板子里好用
Verilog数码管的动态显示
浏览:96
刚学fpga,写了一个数码管的动态显示,供大家交流学习使用
Verilog编写的七段数码管显示的源码
浏览:129
用Verilog实现FPGA七段数码管的显示。
用FPGA实现的正交解码计数器
浏览:134
3星 · 编辑精心推荐
提出了一种正交解码/ 计数器的电路设计 ,用 Altera FLEX10KA FPGA 实现 。电路由数字 滤波器 、正交解码器和加/ 减计数器组成 。数字滤波器的设计基于数据通道有限状态机 模型 。电路仿真和实验测试的结果验证了电路功能 。
七段数码管计数器 汇编程序
浏览:39
5星 · 资源好评率100%
七段数码管计数器 汇编程序 【实验题目】七段数码管计数器 【实验目的】掌握8255A的方式0以及七段数码管的显示方法。 增加8255A PC7作为单脉冲按钮的输入,每按一次单脉冲按钮七段数码管加1,从00到59循环显示(初值为58)。画出流程图
通过Verilog实现数码管显示驱动实验报告
浏览:12
上课实验后的手写报告,亲测能完成,大家可以下载使用
Verilog编写6位数码管显示计数,每条语句附有解释,新手学习一看就懂
浏览:149
原始代码,改动一下引脚就能使用,包括计数器,译码器,扫描,数码管显示,超级详细注解,对FPGA的学习直接指导,例化使用几个器件的连接,欢迎互相学习。
Xilinx Basy2板子动态显示译码加计数器Verilog HDL程序
浏览:26
5星 · 资源好评率100%
Verilog HDL 计数器加数码管动态显示程序。数电作业,自己编写的。
Basys 板子Verilog FPGA 秒表 计数器 分频 数码管显示
浏览:5
4星 · 用户满意度95%
Basys 板子Verilog FPGA 秒表 计数器 分频 数码管显示
FPGA学号显示,流水灯,单多个数码管显示完整集成程序
浏览:65
5星 · 资源好评率100%
通过FPGA的verilog显示学号,同时有流水灯和矩阵键盘程序
Verilog实现可逆计数器(FPGA)程序
浏览:198
4星 · 用户满意度95%
Verilog实现可逆计数器,可根据需要调节周期,且该程序已在Basys2开发板上验证成功。
verilog 实现的0-9 计数器数码管显示
浏览:71
verilog 0-9计数器数码管显示,在实验箱上进行过测试的!!
基于FPGA用VHDL语言设计的四位共阴数码管显示驱动电路设计
浏览:133
5星 · 资源好评率100%
基于FPGA用VHDL语言设计的四位共阴数码管显示驱动电路设计
51单片机计数器,数码管动态显示的汇编代码
浏览:21
4星 · 用户满意度95%
具体实现功能:主要实现延时计数,在按下计数键后数码管加一,持续按着超过1秒钟,每0.2秒加一。最大计数99
利用verilog实现四位共阴数管动静态扫描显示0123
浏览:169
利用verilog实现四位共阴数管动静态扫描显示0123
基于fpga的vhdl语法的倒计时计数器(包含两个分频器,一个数码管驱动电路,一个计数器)
浏览:171
用ise实现的,语法vhdl,从16到0的减法计数并显示,同时有仿真,可以下载到黑金ax309
verilog 实现的动态数码管显示
浏览:196
4星 · 用户满意度95%
verilog 实现的动态数码管显示,verilog 实现的动态数码管显示
verilog实现单只数码管从0到9循环显示,动态扫描
浏览:19
利用动态扫描实现单只数码管从0到9循环显示,绝对可用
数字逻辑 Verilog HDL 七段数码管
浏览:36
数字逻辑课程的上机作业 用Verilog HDL 语言编写七段数码管的显示程序
VERILOG入门实验四 基于FPGA的键盘控制七段数码管+蜂鸣器实验指导
浏览:180
VERILOG入门实验四 基于FPGA的键盘控制七段数码管+蜂鸣器实验指导,FPGA初学者必下
收起资源包目录
jishuqi.rar
(1个子文件)
jishuqi.v
2KB
共 1 条
1
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
火力很萌
2013-10-26
BUCUO不错的,很实用
xiaoxupeng
2013-11-03
文件不全,只有顶层文件!
xghost4lg
2014-06-08
很好,可以参考参考,谢谢分享。
ponerine
2014-11-10
还可以吧,用来学习
weiyangtuqiang
粉丝: 0
资源:
2
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
基于可信计算的智能驾驶大数据在保险领域的应用价值.docx
基于大数据的产业互联网与智能制造协同优化研究.pptx
基于人工鱼群优化算法的matlab仿真【包括程序,注释,参考文献,操作步骤】
如何准备一个成功的软件项目验收会.doc
TDengine Windows客户端和服务器
如何撰写网站策划方案与网站运营方案.doc
完整word版-单片机定时器实验.doc
完整word版-单片机总复习.doc
完整word版-南京晓庄学院-操作系统--2015-2016期末考试试题八套.doc
完整word版-用51单片机汇编语言编写八位抢答器程序-推荐文档.doc
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功