下载 >  课程资源 >  嵌入式 > verilog实现HDB3编码解码modelsim仿真

verilog实现HDB3编码解码modelsim仿真 评分:

verilog实现HDB3编码解码modelsim仿真,大学生EDA大作业,自己做的。。暂且没发现bug,大佬勿喷
2018-12-20 上传大小:1KB
分享
收藏 举报

评论 共1条

wang4585xin 测试代码文件,没有HDB3编解码代码~ 极其符合标题~
2019-03-26
回复
基于FPGA的汉明码的编码与解码的实现,Verilog代码

基于FPGA的汉明码的编码与解码的实现,Verilog代码,Modelsim仿真

立即下载
基于Verilog 的HDB3 的编译码器设计
通信原理---FPGA---HDB3译码
hdb3的Verilog HDL编码

 针对数字基带传输系统中HDB3信号的特点,采用基于FPGA的Verilog HDL语言,实现HDB3数字基带信号的编码器设计,共有插V、插B、单双极性变换模块,最终能在FPGA实现。

立即下载
ALTERA MODELSIM 注册鸡

ALTERA MENTOR MODELSIM keygen 注册鸡 仅限于中国法律允许的场合做演示和教育用途, 不得商用, 违者喂鱼浸猪笼。 passcode: goCHINAgo! 1. run the patch_dll_my.bat ; 2. Please wait for the BAT to finish, which takes a few minutes; 3. Update the system Environment strings, i.e. the LM_LICENSE_FILE and /or MGLS_LICENSE_FILE as prompted

立即下载
全数字HDB3编解码系统教案

用maxplusⅡ软件编写程序,将随机产生一串长度为50的2进制序列,按照HDB3码的编译规则进行编码和译码,并生成相应的电路图。

立即下载
HDB3编码解码verilog代码

HDB3编解码程序,m序列产生信源,各个模块的代码.。。。。。。

立即下载
verilog语言实现汉明、卷积编解码与2FSK调制解调

利用verilog语言编写的卷积编解码、汉明编解码和2FSK调制解调模块。使用的是(7,4)汉明码以及(2,1,3)卷积码,解码是viterbi译码。

立即下载
verilog —串口通信 包括仿真

基于verilog的串口通信协议,包括工程文件及仿真文件。

立即下载
单周期CPU verilog设计代码和仿真代码

单周期CPU的设计,使用结构级语句与描述级语句构建寄存器堆、ALU、CONUNIT等模块,支持12条指令:add、sub、j、bne、bnq等

立即下载
Verilog编写CRC5校验码,带modelsim仿真,模仿可以写CRC任何几位的校验码

CRC检验码是最常用的,用来检测数据传输是否出错,所以掌握是必备的

立即下载
HDB3码的编解码的Verilog实现

在ISE开发环境下对HDB3码的编解码的Verilog实现,包含所有工程文件。

立即下载
Huffman编码、解码器的Verilog实现

使用Modelsim通过Verilog语言实现Huffman编码器、解码器,并在一个总的testbench中对其进行测试与联调

立即下载
verilog实现HDB3编解码的程序

初学者比较适合!因为程序很简单还有注释,希望可以帮到大家的忙!多多下载啊

立即下载
单周期CPU设计与Verilog实现

单周期的整个项目,在电脑上安装vivado即可添加项目,我个人使用的是15版的。另外需要看波形图的,点击仿真,调节相关参数即可

立即下载
verilog语言编写FPGA平台全数字锁相环

全数字锁相环在FPGA平台通过verilog语言编写

立即下载
旋转编码器verilog程序

module rotencoder(A,B,clk,reset,output8,lock,cs); input clk,A,B,reset,lock,cs; output[7:0] output8; reg[15:0] count; reg[15:0] out_lock; reg[7:0] output_8; reg A1,B1,A2,B2,cs1,cs2; always@(posedge clk)

立即下载
8-13编码器 verilog 实现 包含仿真

所谓的优先编码,救是看你的输入,只要给定的位进行编码,低于该位不管是什么电平信号都无所谓。这就是所谓的优先

立即下载
夏宇闻_RISC_CPU之modelsim实现

经验证过的夏宇闻老师的verilog数字系统设计教程的RISC_CPU代码,使用的modelsim建立的工程,试验仿真成功

立即下载
verilog实现DDS

ise+modelsim下仿真实现DDS

立即下载

热点文章

img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

verilog实现HDB3编码解码modelsim仿真

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: