FPGA设计数字钟

所需积分/C币:49 2018-10-31 20:37:04 823KB ZIP
18
收藏 收藏
举报

利用vivado平台设计数字钟,设计状态机分时复用数码管位选端,逐位置入数字并计时,初学者设计多多包涵

...展开详情
立即下载 低至0.43元/次 身份认证VIP会员低至7折
一个资源只可评论一次,评论内容不能少于5个字
  • 分享小兵

    成功上传3个资源即可获取
关注 私信 TA的资源
上传资源赚积分or赚钱
    最新推荐