没有合适的资源?快使用搜索试试~
我知道了~
文库首页
安全技术
网络攻防
特权同学 Verilog边码边学 Lesson12 脉冲计数器_脉冲计数器_
特权同学 Verilog边码边学 Lesson12 脉冲计数器_脉冲计数器_
共2个文件
rar:1个
pptx:1个
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
脉冲计数器
0 下载量
14 浏览量
2021-09-29
17:15:10
上传
评论
收藏
419KB
ZIP
举报
温馨提示
五一特惠:¥9.90
19.90
特权同学 Verilog边码边学 hhhhhhhh
资源推荐
资源详情
资源评论
计算脉冲的时间长度的verilog程序
浏览:65
4星 · 用户满意度95%
计算脉冲(先低后高在低)的时间长度,本例中的时钟上50M!
verilog 计数器编码
浏览:192
verilog 计数器编码 在教学实验箱上实现计数器 按动按钮可以计数
verilog编写的计数器(4种)
浏览:200
5星 · 资源好评率100%
程序是用verilog编写的计数器模块,里面包含了四种不同控制的计数器,仿真通过!
verilog计数器
浏览:156
最简单的入门级verilog程序 计数器的写法有很多 这只是其中的一种 领会思想即可自己编写
Verilog秒脉冲程序(可调节脉冲周期)
浏览:65
5星 · 资源好评率100%
Verilog秒脉冲程序(可调节脉冲周期),不想花积分下载可以移步https://mp.csdn.net/postedit/80044360
从计数器到分频电路的解说(Verilog HDL)
浏览:136
本文档主要解说:从计数器到分频电路(Verilog HDL),包括积偶分频。
使用Verilog编写的脉冲信号延时模块
浏览:39
5星 · 资源好评率100%
/**************************************************************************************************/ //功能简介:使用Verilog编写的一个脉冲信号延时模块,延时时长可设定(小于输入脉冲周期),可精确到一个时钟周期 //代码有详细注解,设计项目验证可用,原项目是对一个周期为2ms,高电平脉宽为5
verilog实现高精度频率测量
浏览:50
使用Verilog实现了高精度的电平宽度测量,可以进行高低电平的持续测量,测量精度为一个工作时钟周期。
Verilog 1us计数器
浏览:30
利用quartus ii软件Verilog语言编程1us计数器,利用分频原理
按键计数器+按键去抖(Verilog HDL)
浏览:59
5星 · 资源好评率100%
基于Quartus13.0的EDA实验程序, 1. 设计一个10进制计数器,用七段数码管显示计数器的数值, 以开发板上1个按键作为计数器的时钟输入,按键每按动 一次,相当于产生“一个时钟脉冲”,观察开关抖动情况。 2. 设计一个去抖电路,按键信号经去抖以后再作为计数器的 时钟输入,观察去抖效果。
特权同学 FPGA边码边学 学习笔记(附学习完整代码)
浏览:67
FPGA学习笔记,包含verilog基础,状态机,UART串口等,适合初学者,看着B站视频学
519进制计数器-verilog
浏览:191
verilog计数器 519进制计数器_verilog519进制计数器_verilog519进制计数器_verilog519进制计数器_verilog519进制计数器_verilog519进制计数器_verilog519进制计数器_verilog519进制计数器_verilog519进制计数器_...
二进制计数器_verilog_
浏览:125
5星 · 资源好评率100%
一个简单的二进制计数器,但将其拆分为数据通路和状态机,便于理解学习
代码_Verilog计数器_55_
浏览:178
5星 · 资源好评率100%
一个用硬件描述语言verilog实现的同步清零的模55计数器。
CNT10-START.rar_cnt10_cnt10 verilog_十进制 计数器_十进制计数器_计数器
浏览:159
5星 · 资源好评率100%
十进制计数器的设计的源代码 verilog语言
jishu.rar_FPGA 计数器_FPGA计数_FPGA计数器_jishu_计数器 Verilog
浏览:53
FPGA里面的计数器相关资料及程序汇总大全
gray_cnt.rar_gray code verilog_gray_cnt_格雷码_格雷码计数器_计数器
浏览:47
一个格雷码计数器,利用Verilog语言实现,一个初学者的好例子。
计数器_计数器_源码
浏览:190
使用Verilog编写的计数器,能够实现计数功能
PC.rar_Verilog 计数器_counter verilog_verilog pc_verilog 写pc_仿真PCv
浏览:18
Verilog HDL语言编写的32位程序计数器(PC)完整工程及相应仿真,QuartusII7.2下编译通过可正常使用。
create_pulse.rar_Pulse (2010)_pulse verilog_verilog 脉冲_脉冲 pulse_
浏览:149
使用 verilog hdl 创建指定频率的脉冲
verilog实现60进制计数器
浏览:184
5星 · 资源好评率100%
verilog实现60进制计数器源代码及测试代码
可修改 模60计数器_模60计数器hdl_feltuja_EDA_fpga_模36计数器_
浏览:182
5星 · 资源好评率100%
用Verilog HDL语言写的模60计数器,可以自己随意修改模值,改为任意模值计数器
CPLD.zip_6路可逆计数器_CPLD_cpld加减计数器_cpld计数_可逆计数器
浏览:180
verilog编写的加减6路可逆计数器,用于FPGA对6路脉冲信号的计数
10进制计数器_计数器_
浏览:134
一个4位宽的十进制计数器,用verilog语言实现
verilog实验 计数器实验报告.docx
浏览:62
5星 · 资源好评率100%
verilog实验 计数器实验报告.docxverilog实验 计数器实验报告.docxverilog实验 计数器实验报告.docxverilog实验 计数器实验报告.docxverilog实验 计数器实验报告.docxverilog实验 计数器实验报告.docxverilog实验 ...
03-计数器_tomorrowimk_verilog_
浏览:170
用verilog来设计计数器,非常的全,非常的基础
FPGA作业2:利用veilog设计12进制计数器 fpga开发.pdf
浏览:30
5星 · 资源好评率100%
FPGA作业2:利用veilog设计12进制计数器 fpga开发.pdf
Verilog 16位计数器
浏览:10
Verilog 16位计数器 采用参数化设计
sel_key.rar_VHDL加减计数器_sel key_verilog counter
浏览:17
verilog写的自动识别的加减计数器,挺好的,也算有自适应能力
收起资源包目录
特权同学 Verilog边码边学 Lesson12 脉冲计数器.zip
(2个子文件)
sim_108.rar
3KB
特权同学 Verilog边码边学 108 脉冲计数器.pptx
474KB
共 2 条
1
评论
收藏
内容反馈
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
五一特惠:¥9.90
19.90
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
西西nayss
粉丝: 70
资源:
4754
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
canal-canal-1.1.7.tar.gz
elasticsearch-analysis-ik-7.17.18.zip
Screenshot_2024_0425_175244.png
增值税计算表(万能自动计算)
网上下载PPT.zip
房价预测模型数据集hourse.csv
4.25三角120十大啊啊啊啊啊啊啊啊
Docker-desktop 4.24.1.0 解决报错19044
Digilent AD2+电感测量+线性螺旋电感+WaveForm程序配置
PHPCMS V10 修改版 PHPCMS 去掉PHPSSO模块 PHP8 HTML5 JS
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功