DP83640翻译datasheetIEEE1588这个下载下来才可以看到中文,网页上看不到。.pdf

所需积分/C币:23 2019-05-18 17:07:54 115KB PDF
53
收藏 收藏
举报

DP83640用户手册(中文翻译)下载可看。DP83640用户手册(中文翻译)下载可看DP83640用户手册(中文翻译)下载可看。
GPIOS IOPD|36用于标识践检测件 GPIO GPIOIO IO,PU|9这些管脚川作JAG而非GPO时,应当小心 TDI GPIO12 CLK OUT /OPD24该管脚输出一个可以编程的时钟信号,问步于内部E8时钟或作为外部产牛的EES 参考时钟的输入、如果系统不需要 CLK OUT倍号,可以通过 CLK OUT EN约束使之失 86JTAG接口 信号名 管脚名 类型|pin# 描述 TCK TCK PU8 TEST CLOCK该管脚内部有一个弱上拉 TDO TDO 9 TEST OUTPUT TMS TMS IPU10 TEST MODE SELECT。该管脚内部有一个弱上泣 TRST RST#PU11 TEST RESET:有效的低中平测试复位。该管脚内部有一个弱上拉 IPU|12 TEST DATA INPUT。该管脚内部有一个弱上:拉 87复位和掉电 信号名 管脚名 类型 描述 RESET_NRESET_NI,PU29低电平持续lus将使得DP3640复位 POWERDOWN POWERDOW IPU|7该管脚默认功能是掉巾 该箐脑低,则进入掉七模式,仍可通过管理接冂进行寄存器访问以配置和给器件上 中断:该管脚以配置成中断输出而掉电输入。该模式卜,中断将使得该管御为底。参考 88约束选项 83640使用很多功能管脚作为约東选项,将器件配置为特殊的操价模式下 些管 脚在上电或硬件复位时被采样。软件复位时,约束选项内部新加载采样值。一个22K的 电阻应当川于上拉或者下拉来改变默认的约束选。如果需要默认选择,那么不需外部上: 拉或下拉。因为这些管脚在复位后功能会变化,他们不应当直接连接到Ⅴc或GN 信号名 管脚名类型 描述 PHYADO S O, PU PHY地址[4.]DP83640供5个PHY地址引脚使件复位时将他们的状态锁存入 PHYCTRL PIYAD RX)3S0,PU43寄存器 RXD s,O,PU|44DP83640支持地址约東值0-31。地址0将器件设为M独立模式。M独立模式必须通过约 PHYAD3 RXD S,O,PU45束PHY地址为0米实现,通过寄存器写实现地址0不会将器件设为M模式 PHYAD4 RXD0S.0,PU46 PHYADI管脚有内部上拉电阻 PIYAD[1:4]管御有弱内部下拉电阻 AN EN LED LINK S,O,PU28 Auto-Negotiation Enable通过对AN0和ANl管脚设置为高,可实现自动协商。设置为底 LED SPEED S.O. PU 则进入强模式 ANDAN1:它们可以通过22K电阻连接GNm(0)或V(1)。绝对不允许育接接地或接CC ANO LED ACT SO,PU|26它们值在使件复位时锁入DPS3640它们的悬空或下拉状态将在使件复位时锁存入Baic Mode Control Register Fll Auto Negotiation Advertisement Register. 这3个信号默认是111(内部有上拉电阻) Fiber枳式双工选择:令 FX EN Z=0,以约束选定 Fiber模式,^N0约束值用于选择半双工 还是全双上。ANEN和ANI将被忽略因为仅仅是100Mb并H个支持白动协商。在 Fiber模 式下,ANl不应连接仟何系统部件除了fibe传送核收器 CLK OUT EN GPIO s1PD21若为高电半,在上电时刻使能时钟输出在 CLK OUT引脚 FX EN Z RX ER S.O,PL41该约束选项使能100 ASE-FX( Fiber)模式,该模式默认是不可的。外部下拉电阻将使能 100BASE-FX模式。 LED CFG s0,PU40该约选项决定了LD引脚的运行模式。默认是模式1。模式1和模式2是可以通过约束选 CRS D 项控制的。所有的模式選过寄存器访问进行配置。参考表3:LED模式选择。 MII MODE RⅹDSL,PD39MI模式选扦:该约東远项控制MAC数接口的运行模式。阳于内部下拉电闻,该引默认 为0,即选择M模式。約束该引脚为高将使器件运行在RM∏模式。(0- MII Mode)(1RMI PCF_ GPI02S,1,PD|22 PIlY Control enable:高电半时,允许DP83640对PIY控制做出反应。 RMII MAS TXD 3 s,1,P6| RMII Master Enable: MI MODE为高时,使能RMI模式,此时DP83640使用一个连按X1X2 的25MH的品振从而产生50 MHZ RMII参考时钟。当 MII MODE为高时选择其为低,默认 器翰入在Xl作为RMI 参考时钟。该约東选顶被忽略如果 MII MODE约束选项为低 8910Mbs和100Mb/sPMD接口 描述 TD- 16差分共模驱动传输输出(PMD输出对)。他们自动配置以发送10 BASE-T或者100BASE-Tx TD+ TD 17倍号。在AMDX模式下,该对也可用作接收输入对 在100 BASE-FX模式下,该对变为100 BASE-FX传输对, 1O13差分接收输入(PM输入对)。这些差分输入自动配置以接收1009ASEX或10 BASE-T信 RD+ 14号。在 Auto-MDIX模式下,该对也可川作发送输出对 在100 BASE-FX模式下,该对变为100 BASE-FX接收对,这些管脚需要33V俪置 FX SD FX SD S,1O,27| Fiber Mode Signal detect这些管脚为100 ASE-FX模式提供信号检测输入 PI

...展开详情
试读 3P DP83640翻译datasheetIEEE1588这个下载下来才可以看到中文,网页上看不到。.pdf
立即下载
限时抽奖 低至0.43元/次
身份认证后 购VIP低至7折
一个资源只可评论一次,评论内容不能少于5个字
您会向同学/朋友/同事推荐我们的CSDN下载吗?
谢谢参与!您的真实评价是我们改进的动力~
上传资源赚钱or赚积分
最新推荐
DP83640翻译datasheetIEEE1588这个下载下来才可以看到中文,网页上看不到。.pdf 23积分/C币 立即下载
1/3
DP83640翻译datasheetIEEE1588这个下载下来才可以看到中文,网页上看不到。.pdf第1页

试读结束, 可继续阅读

23积分/C币 立即下载