AIC2021-TPU

AIC2021项目1-TPU 标签： aic2021 项目简介 设计一个具有4x4处理元素（PE）的张量处理单元（TPU），该计算元素能够计算(4*K)*(K*4) 8位整数矩阵乘法。 （其中K受输入全局缓冲区的大小限制） 项目约束 您的设计应使用Verilog语言编写。 您的PE不应超过4x4 ，建议使用2x脉动阵列结构。 8位数据长度设计。 全局缓冲区大小总计3KiBytes。 您应该知道，在现实世界中，TPU是公共总线上的深度学习处理器（DLP），数据是由CPU或DRAM连续从DRAM准备的。 在这个项目中，您应该只专注于TPU的设计和数据流，而不是包括CPU，DMA和DRAM在内的完整系统仿真（简单点） :grinning_face_with_smiling_eyes: 除非您需要更多挑战）。 项目目录层次 AIC2021_TPU/ +-- tb/ | +-- matmul.py | +-- top