Armv8/Armv9cache深度学习_arm文档的PoC和PoU是什么意思资源-CSDN文库

版权申诉

5星 · 超过95%的资源 48 浏览量 2023-04-12 18:52:55 上传评论收藏 9.76MB PDF 举报

资源推荐

资源详情

资源评论

深度学习armv8/armv9 cache的原理  

深度学习armv8/armv9 cache的原理
1、为什么要用cache?
2、背景:架构的变化?
2、cache的层级关系 –--big.LITTLE架构（A53为例)
3、cache的层级关系 –-- DynamIQ架构（A76为例)
4、DSU / L3 cache
5、L1/L2/L3 cache都是多大呢
6、cache相关的术语介绍
7、cache的分配策略(alocation,write-through, write-back)
8、架构中内存的类型
9、架构中定义的cache的范围(inner, outer)
10、架构中内存的类型 （mair_elx寄存器）
11、cache的种类(VIVT,PIPT,VIPT)
12、Inclusive and exclusive caches
13、cache的查询过程(非官方,白话)
14、cache的组织形式(index, way, set)
15、cache line里都有什么
16、cache查询示例
17、cache查询原理
18、cache maintenance
19、软件中维护内存一致性 – invalid cache
20、软件中维护内存一致性 – flush cache
21、cache一致性指令介绍
22、PoC/PoU point介绍
23、cache一致性指令的总结
24、Kernel中使用cache一致性指令的示例
25、Linux Kernel Cache API
26、A76的cache介绍
27、A78的cache介绍
28、armv8/armv9中的cache相关的系统寄存器 
29、多核之间的cache一致性
30、MESI/MOESI的介绍

1、为什么要用cache?  
ARM 架构刚开始开发时，处理器的时钟速度和内存的访问速度大致相似。今天的处理器内核要复杂得
多，并且时钟频率可以快几个数量级。然而，外部总线和存储设备的频率并没有达到同样的程度。可以
实现可以与内核以相同速度运行的小片上 SRAM块，但与标准 DRAM 块相比，这种 RAM 非常昂贵，
标准 DRAM 块的容量可能高出数千倍。在许多基于 ARM 处理器的系统中，访问外部存储器需要数十甚
至数百个内核周期。
缓存是位于核心和主内存之间的小而快速的内存块。它在主内存中保存项目的副本。对高速缓冲存储器
的访问比对主存储器的访问快得多。每当内核读取或写入特定地址时，它首先会在缓存中查找。如果它
在高速缓存中找到地址，它就使用高速缓存中的数据，而不是执行对主存储器的访问。通过减少缓慢的
外部存储器访问时间的影响，这显着提高了系统的潜在性能。通过避免驱动外部信号的需要，它还降低