没有合适的资源?快使用搜索试试~
我知道了~
文库首页
行业
电信
MIG控制器AXI接口控制设计
MIG控制器AXI接口控制设计
共5个文件
v:5个
FPGA
5星
· 超过95%的资源
需积分: 50
75 下载量
163 浏览量
2020-09-24
16:12:39
上传
评论
6
收藏
7KB
RAR
举报
温馨提示
立即下载
FPGA实现MIG控制器AXI接口设计,实现DDR突发传输,调试OK,适用于大项目中DDR控制使用。
资源推荐
资源详情
资源评论
Xilinx MIG 控制器工程
浏览:69
Xilinx MIG 控制器
MIG核AXI4总线控制模块
浏览:36
1. 此模块配合MIG(AXI4接口)对MIG核进行读写操作
axi接口 ddr3
浏览:70
axi接口 ddr3 xapp739_axi_mpmc
XILINX FPGA AXI开发 参考文档
浏览:81
XILINX FPGA AXI开发 参考文档
02_Artix FPGA DDR控制器MIG使用(AXI4)(MA703FA-35T)20190401.pdf
浏览:117
02_Artix FPGA DDR控制器MIG使用(AXI4)(MA703FA-35T)20190401.pdf 02_Artix FPGA DDR控制器MIG使用(AXI4)(MA703FA-35T)20190401.pdf
Kintex FPGA DDR控制器MIG使用(AXI4).pdf
浏览:194
5星 · 资源好评率100%
文档可以非常方便地用于FPGA的MIG控制器和ZYNQ上并实现对ZYNQ PS 或者PL的DDR进行读写控制。和官方 的DMA以及VDMA相比, FDMA具备无需驱动程序,只要会FPGA就能读写DDR的简单方便性
UG586赛灵思 DDR3的IP核(MIG)详细文档
浏览:123
5星 · 资源好评率100%
详细介绍了赛灵思的DDR3的IP核的使用,包括各种信号的含义,以及时序说明。 7Series FPGAs Memory Interface Solutions v1.7 User Guide UG586 October 16, 2012
AXI总线协议中文版
浏览:87
Xilinx的AXI总线协议,给英文不好的同学准备的,介绍的很详细。
Xilinx官方AXI DMA技术文档(PG021)
浏览:132
5星 · 资源好评率100%
Xilinx官方AXI DMA技术文档,从事ZYNQ的DMA开发必备。
FPGA实现Xilinx Vivado DDR控制器(MIG IP核)的完整配置及读写仿真的工程源码
浏览:192
5星 · 资源好评率100%
1、成功例化并配置好了一个完整的MIG IP核(接口为native接口),及示例工程自带的DDR仿真模型; 2、可以直接对对其进行官方的示例工程仿真; 3、同时自己编写了一个简单的测试模块对MIG IP核进行读写测试,测试无误...
02_Kintex FPGA DDR控制器MIG使用(AXI4)1
浏览:154
1.1 概述 5 1.2 基于 FDMA 搭建的 BD 工程 5 1.4 编写 FDMA 测试代码 19 1.5 测试代码状态机分析 23 1.6 测试结果 2
Xilinx的DDR3的MIG接口仿真
浏览:158
5星 · 资源好评率100%
写了简单的DDR3的MIG接口仲裁仿真工程,供初学者学习使用
FPGA学习经验的总结之一:AXI4协议
浏览:49
AXI(Advanced eXtensible Interface)是一种总线协议,该协议是ARM公司提出的AMBA(Advanced Microcontroller Bus Architecture)3.0协议中最重要的部分,是一种面向高性能、高带宽、低延迟的片内总线
zynq使用DATAMOVER实现DDR到PL数据搬运
浏览:113
zynq使用DATAMOVER实现DDR到PL数据搬运的代码,用于学习ZYNQ的逻辑编程
XC7K325T AXI DMA SPEED测速实验(含教程和FPGA工程)
浏览:120
5星 · 资源好评率100%
XC7K325T AXI DMA SPEED测速实验(含教程和FPGA工程),有操作教程,FPGA源码(VIVADO2017.4打开),参考原理图。
axi_datamover.pdf
浏览:75
xilinx IP资料:datamover内核资料,该资料基于axi总线,可以用于xilinx zynq 7000系列数据传输
axi_full.zip
浏览:64
4星 · 用户满意度95%
AXI-full总线主从仿真源码+时序图.可以直接加入vivado进行仿真、测试
MIG用户接口介绍.docx
浏览:12
MIG用户接口介绍.docx
FPGA实现Xilinx Vivado DDR控制器(MIG IP核,接口封装成了FIFO)的工程源码
浏览:155
基于Xilinx (AMD)的Vivado 平台,使用FPGA实现的DDR控制器的工程源码: 1、对外接口打包成了FIFO,对DDR的操作时序大大简化; 2、含例化好了的DDR IP核(接口为native接口),以及示例工程自带的DDR仿真模型; 3、...
介绍下用MIG生成的DDR2 SDRAM控制器
浏览:112
4星 · 用户满意度95%
MIG2.0是Xilinx内嵌在ISE中用来生成各种IP核的软件工具,可以用它来直接生成DDR2控制器设计模块,模块包含可自由修改的HDL源代码和约束文件。用户可以在MIG的GUI图形界面根据所选的存储器件选择对应模板、总线宽度和...
DDR控制器 xilinx mig用户自定义代码verilog
浏览:180
5星 · 资源好评率100%
本代码为DDR控制器的xilinx mig用户自定义verilog源代码,自己用状态机写的代码。
axi stream 仿真模型,可用modelsim仿真
浏览:154
axi stream 仿真模型,可用modelsim仿真
xilinx 7serise DDR3控制器
浏览:136
4星 · 用户满意度95%
xilinx 7serise DDR3控制器
mig 用户接口代码
浏览:154
3星 · 编辑精心推荐
此代码为MIG自动生成的代码,可以进行修改,适合于自己的设计。
ISE MIG1.6 生成的DDR SDRAM控制器代码(含TESHBENCH)
浏览:186
ISE MIG1.6 生成的DDR SDRAM控制器代码(含TESHBENCH)
在Xilinx开发环境ISE13.2上用MIG产生的DDR3 SDRAM控制器
浏览:17
4星 · 用户满意度95%
在Xilinx开发环境ISE13.2上用MIG产生的DDR3 SDRAM控制器
mig-controller:MIG 焊机控制器
浏览:164
##MIG 控制器 该项目的目的是控制传统的基于变压器的 mig 焊机并添加“无用”功能。 它具有“无用”功能,例如: 电压读出 电流读出 点焊控制 脉冲焊接控制 送丝装置1 以速度奔跑 烧回来 延迟 关闭延迟 气体预流 ...
收起资源包目录
ddr_control_src.rar
(5个子文件)
ddr_control_src
ddr_rd_control.v
4KB
ddr_control_design.v
10KB
ddr_wr_control.v
6KB
ddr_comm_top.v
8KB
ddr_flow_statistics.v
3KB
共 5 条
1
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
色空空色
2023-07-24
: 文件中的内容详实全面,对于初学者来说很容易理解。
申增浩
2023-07-24
: 这篇文件能够帮助读者从实践的角度掌握MIG控制器AXI接口的设计方法。
艾苛尔
2023-07-24
: 这个文件对于MIG控制器AXI接口的设计提供了很好的指导。
是因为太久
2023-07-24
: 通过阅读这个文件,我对MIG控制器AXI接口控制的设计有了更深入的理解。
思想假
2023-07-24
: 文件对于MIG控制器AXI接口控制的设计流程进行了清晰地说明,让读者能够迅速上手。
yxiune
粉丝: 213
资源:
9
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
基于C++的网络在线五子棋对战游戏设计源码
基于Ubuntu18.04通过docker在线安装nginx并配置前端
DataGridView表格内容合并
Java并发编程基础.pdf
深度学习图像识别.py
基于php实现精美简洁作文范文网站.zip
Python基础应用实例-爬取
基于php实现QQ个性空间日志新闻资讯网站.zip
基于php实现简洁新闻资讯类网站.zip
tini-master.zip
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功