论文研究-基于FPGA的周期计的设计 .pdf

所需积分/C币:10 2019-08-15 13:41:45 381KB .PDF
收藏 收藏
举报

基于FPGA的周期计的设计,汪秀,戚成亮,本文介绍了一种采用FPGA芯片进行周期计的设计方法, 不仅实现了周期计所需的一些基本功能,同时考虑到脉冲周期测量的一些特殊性,�
取国科技论文在线 吊据 计数器 ]控 测晕原珥 内者对应 测脉CLK 时标信号 周期计的 发生模块 示功能 CLK CLKX 罔期则是 WIDTHCBIN数制转挨 DTH(BCD) LO显示 模块 RS 图周期计的工作原理框图( 周期测量模块的设计 图属于顶层设计,它只是从功能的角度介绍了周期计的工作原理,还无法达到具体 实现的程度。为了最终实现周期计,即达到能够进行 描述,必须将上述的设 计思想进一步具体化。 对于周期测量模块,首先,被测脉冲作为时钟源,故在硬件上应有一个时钟引出端。 另外,时序电路通常要有复位端,故可改置一个复位引出端 以上两个端子作为控制 信号发生模块的输入,可使该模块产生一组控制信号来控制周期测量。其次,尙期测量模块 的主要部分是计数功能,并且所得到的数应予以锁存。而计数模块与锁仔模块均由上述的控 制信号发生模垬控制。于是就得岀了图所示的周期测量模块的逻辑框图。 控制信号发生 CLKX 控制信号 发生模块 RST LOAL CNT EN CN I CLR 周期测暈 CLK OUT 计数模块 锁存模块 WIDTH 图周期测量模块的逻辑框图 取国科技论文在线 根据周期计的工作原理,可知控制信号发生模块需要用被测脉冲 来产生测量脉 冲周期所需的各和控制信号,如图所示。 测量一次所 需宏的时间 CLKX 低电平期问清C CNT CLR ms门脉冲这期 CNT EN 问汁数 LOAD 上升沿锁存 计数结果 t 图控制信号关系的时序图 控制信号发生模块共产生了个控制信号:计数允许信号 、计数清信号 和锁存信号 。分别控制计数模块和锁存模块。它们的作用和频率计中的完 全相同。因此,控制信号发生模块的逻辑电路图如图所小。 CS M CNT EN CNI CLR CLKX CLK CNI EM RST 图控制信号发生模块的逻辑电路图 计数模块用于在被测脉冲 的一个周期内,对时标信号进行计数。在计数清信 号 的低电平期间时,对计数模块进行复位,使其输出 c在计数允许信号 的高电平期间,计数模块开始对被测脉; 的周期进行测量,测量时间为 的一个周期,所得结果为脉冲的周期计数模块的逻辑电路图如图所示。 取国科技论文在线 锁存模块用于锁存测量结果。当锁存信号 的上丌沿到来时,将测量结果锁 存到寄存器中,并从 输出。锁存模块的逻辑电路图如图所示。 CNT M CNT EN EN OUTH - OUT CLK CLK CLR CNT CLR 图计数模块的逻辑电路图() LA M OUT D WIDTH O LOAD CLK 图锁存模块的逻辑电路图() 根据上述分析,可将如图所示的周期测量模块的逻辑框图,细化为如图所示的 周期测量模块的逻辑电路图。 取国科技论文在线 制信号发生模块 计数模块 L下 RST 锁存模块 CLK LAOD WIDTH 图周期测量模块的逻辑电路图() 周期计的逻辑仿真结果 周期计的仿真结果如图所示。系统时钟为。通过观察该图可得,系统复 位后,在相位脉冲有效的情况下,每米一个装载脉冲,显示单元就在相应的 位显示数据,通过观察可得,符合设计预期设想 W MAXIous l dacaN\ mimasuckkcngz longyao,sf Wancform Edtor 网 ES MAX+plus ll rle [cit View Ncde Assign Utilities Opions window Hlep Eet ocn Ie Time: IC1 8ns nena: 1 101.8n 25Ons 50 ns 7E Ons 100.0rs 12 Ons 150hs 175 000ns L凵凵L凵凵L凵凵L凵」凵凵彐凵凵凵凵凵 闷C =0 图周期计的逻辑仿真结果 周期计的硬件实现 周期计的测量和显示两个功能都已经实现,这样就可将其用硬件实现了。 考虑到所采用的硬件 的容量,将周期计中周期测量模块的位数设计为位, 可测量的脉冲周期范围是到 在数制转换模块和显示模块 中,已经用一个分频模块将 的系统时钟分频为这样,可直接将其用做时标信号发生模块。 由于时标信号为,扫描速度过快,为了便于观察显小单元的内容,需 取国科技论文在线 要将相位脉冲降低,这里将其从降低到 把周期计的硬件实现的 措述,用 软件生成目 标文件,通过下载电缆写入 单元中,则在显示单元上即可观察到期望的显示 结果。 周期计的硬件实测时,从图所示的 的第引胆接收到来自信号发生器的 脉冲信号,便可在显示单元上实时的观看到脉冲的周期。此外,脉冲周期范围是到 ,相应的脉冲频率为 到 因此,当信号发生器发出的被测脉冲的被测范围 超出 显示单元上的发光二极管就会变亮,进行报错。利用上述方法可以正 确的实现周期计的功能,实时的观看到测量结果。 所用器件介绍 在此,采用了封装的 ,设计特点:()电路简单;()成本低廉;() 制作容易;()将下载电路嵌入系统中,以提高系统的开发效率;()设置简单的显示功 能,以方便单机测试;()有足够的对外接口,用于和其他设各连接。由 构成系 统的电路图如图所小 n 单元的电路图 () 器件 。如佟所小为 公司的 器件 封装形式,具有只引肜 封装形式 除特殊引脚外, 大部分引肽都可以作为数据输廴输出。特殊引脚如表所示。 表 封装 特殊引脚分布 引脚类型 引脚类型 取国科技论文在线 关于工作平台 I是 公司提供的 开发集成环境, 是世界上最大可 编程逻辑器件的供应商之 Ⅱ界面友好,使用便捷,被誉为业芥最易用易学的 软件。在 ∏可以完成改计输入、元件适配、时序仿真和功能仿真、编程下 载整个流程,它提供了·种与结构无关的设计坏境,是设计者能方使地进行设计输入、快速 处理和器件编程。 有助于和商务专业人员轻松地可视化、分析和父流复杂 信息。它能够将难以理解的复杂文本和表格转换为一目了然的 图表。该软件通过创 建与数据相关的 图表(而不使用静态图片)来显示数据,这些图表易于刷新,并能 够显著提高生产率。使用 中的冬种图表可了解、操作和共享全业内组织 系统、资源和流程的有关信息。 总结 本文以技术为手段,介绍了基于 的周期计的设计及其验证过程。通过编 硬件描述语言生成不同的模块,并通过使用 Ⅱ软什对周期计的各个 模块进行仿真,实现了基于器件的周期计的设计及其验证。实验研究表明,采用基于 器件设计的周期计能很好地解决了系统设计的稳定性、计量精度的准确忙、提高了系 统设计的效率、降低了系统的功耗,具有一定的应用价值。 由于采用大规模可编程逻辑器件,整杋功耗小、抗干扰能力强、系统稳定、工作 可靠。另外,由于器件资源尚有较大的扩展空冋,根据实际需要,系统可方使地增加所需功 能。 参考文献 炀世校.周期计设计屮的分段处理问题〖].核动力工程 年月第三期第卷 吴继华,王诚 设计基础篇.北京人民邮电出版社,年 周纽磊,姜鹏,黄智渊,曾乐.基于的脉冲参薮测量模块设计[].《仪器仪表学报》, 常晓明,李媛媛 I程实践入门.北京北京航天航空大学出版社, 冯涛.可编程逻辑器件片发技术 北京人民邮电出版社 作者简介: 汪秀(),女,江苏宿迂人,中国矿业大学硕土研究生在读。

...展开详情
试读 8P 论文研究-基于FPGA的周期计的设计 .pdf
立即下载 低至0.43元/次 身份认证VIP会员低至7折
抢沙发
一个资源只可评论一次,评论内容不能少于5个字
  • 至尊王者

    成功上传501个资源即可获取
关注 私信 TA的资源
上传资源赚积分,得勋章
最新推荐
论文研究-基于FPGA的周期计的设计 .pdf 10积分/C币 立即下载
1/8
论文研究-基于FPGA的周期计的设计 .pdf第1页
论文研究-基于FPGA的周期计的设计 .pdf第2页

试读结束, 可继续读1页

10积分/C币 立即下载 >