论文研究-基于混合纠错码的可容错性高速缓存研究.pdf

针对低电压下cache硬错误和软错误概率提高导致cache不能正常工作的问题，提出了一种基于混合纠错码的cache结构。该结构利用脏数据正确性必须由处理器中cache保证而干净数据可由片外恢复的数据特征，将cache分成多比特纠错码和单比特纠错码保护的两个区域。通过采用新的cache替换策略，使得脏数据总处于多比特纠错码保护区域，保证其得到较强保护，从而保证cache在低电压下的可靠性运行。基于EEMBC测试基准的实验结果表明，该设计可以在590 mV电压下正常运行，与该领域最新研究 VS-ECC相比，降低了23.6%的纠错码存储信息量，性能提高5.9%。