论文研究-芯片条状并行测试研究 .pdf

所需积分/C币:5 2019-08-16 16:53:05 448KB .PDF
5
收藏 收藏
举报

芯片条状并行测试研究,唐昊,,本文围绕集成电路测试环节,以提高测试生产效率为目的,通过测试原理分析,总结测试硬件设备要求,测试软件环境设置,生产环节中
山国武获论文在丝 http:/www.paper.edu.cn 16site等。 80 乒乓模式测试,在IC测试量产时通过充分发挥设备资源能力达到有效降成本的技术, 可以有效弥补并行测试技术的资源限制。所谓乒乓测试模式是指用同一测试主机去控制两个 测试站点( Test Station),两个测试站点分别连接两个被测器件DUI),测试完其中一只器件 ,利用机械手( Handler)上下料动作的间隙时间,使用同一套测试主机测试另外一只机械手 器件的测试模式。两个测试站点连接的被测器件可以相同,也可以不同。 85 测试机具备乒乓测试能力是实现乒氏模式的必要条件。单台测试机连接两台机械于乒 氏模式时可以连接两台相同的杋械于,也可以迕接两台不同的机械于进行测试ε两台机械于 上测试的被测器件DUT可以相同、也可以不同。此种模式应用时需考虑测试机和机械手的 价格。如果测试机比所对应机械手价格使宜很多吋,可考虑多配置测试机,以充分发挥出札 械手的效率。单台测试杋连接单台机槭手实现乒乓测试模式吋,被测器件DUT必须是同 90品种。在此模式下,理论上当测试程序时间小于或等于机械手动作时间时,能够获得比完全 并行测试更好的效率。但是,随着测试程序时间的增加,完全并行测试时总的测试时间将更 短,考虑到并行测试时程序时间及机械手动作时间会有所增加,此测试程序时间的实际临界 值一般定义为1.5倍机槭手动作时间。对于测试稈序时间较长的DUT,可结合实际情况,通 过增加测试机的资源实现亢全并行测试,以取得更好的测试效率 95 条状)行测试,是目前新兴的一种并行测试模式,这种方法可以大规模提高行测试头 数,在测试8引脚芯片时可以达到同时测试144颗芯片,极人的提高了测试效率。后续章节 会详细介绍这种方法的原理,实施方式,使用设备及注意事项等。 3条状并行测试 31条状并行测试的含义 条状测试,顾名思义在生广测试过程,被测产品并不是以单颗形式呈现,而是逐个排列, 呈现条状,英文为stip。以此种方式进行测试,可以实现并行测试sitc数的大幅提高,从而 提高测试的生产效率。同时也需解决这种方法所产生的一系列问题。 32条状测试针对的类型及所用设备 目前针对封装半成品IC的条状)行测试,主要应用的产品类型为,框架为基础,双侧 105排列引脚的封装类型,以SOP8引脚为例,在封装完成Tim工序之后,把框架结构的产品 进行测试,测试结束后在进行后续的 singulation工序,切割成单颗产品。 山国武获论文在丝 http:/www.paper.edu.cn Mold PMC lating In Strip test De-junk/ Trim STRIP TEST Form Strip Mapping Singulation Smart Marking Cycle Time-Down Packing/ Throughput-Up Ship 图1条状并行测试流稈图 Fig. 1 Strip Parallel Testing Flow 上图就是 strip测试的基本流程图,测试过程实际上是在封装完成之前进行的,这种模 式同传统意义上的测试有着很人的不同,包括测试方案,物料传送,设备选择,测试后续产 生的好品与次岀的筛选等,需要深入探讨。 既然不同于传统意义上的成品测试,首先在设备的选择上就要考虑这种测试形式在测试 载休上就要能够承托条状的待测产品,同时还要具备定位功能,确保待测产品能够精准的到 115达并被固定在测试位置,保证测试的有效性及准确性。所以在测试分选机既机械手的选择上 就要仃细考虑。在测试机的选择上,需要能够满足条状测试要求的的site数,能够对宀品进 行功能测试。在测试承载板的设计上,需要根据框架的排列结构,产品的封装形式,以及 引脚的功能定义进行定制,具体可以概括为以下几个方面: 硬件层面 1201)测试机 (tester)板卡性能/配置 2)分选机( handler)性能/设置 3)测试承载板 Load board并行测试设计 软件层面 4)测试程序设计 125 5)测试程序并行测试扩展 4 山武论文在丝 http:/www.paper.edu.cn 1=n Tester head ● Load board Rasco i. Handler 图2条状并行测试设备 Fig 2 Strip Parallel Testing Equipment 如图2所示使用特殊设计的测试机/分选机/测试承载板,重新设计程序,使原木依次测试单颗 130芯片,在不影响测试性能及稳定性的情况下,改为冋时测试多颗芯片。 33条状测试特点 大规模生广性公司对测试的周期要求很短,每一个批次都是KK数量级的产品,一般要 求1~2天完成测试的所有步骤,包括测试,外观检查,包装等,所以留给测试这个站别的时 间一般来说要小于1天。条状测试与传统测试在最大区别在于测试效率的提升,下面归纳说 135明。 以一款产品为例, package SOP8,产品为MCU,被测管脚一共8根,其中有电源pin一根, 地线一根,其余6跟Opin 米用 N site测试的公式 T= test time(8颗同测时间) 140 N= test site I=index tim 每小时的测试产出为 UPH(unit per hour)3600/(T+I)*N 每天的测试产出为 145 UPD(unit per day)-UPH*204(按设备利用率85%为准) 条状测试的效率公式 T= test time(N颗同测时间) S= test site N= touch down no 150 CIchange touch down time Cs-change strip time 每条产品测试所需的时间为: TS=T-N+CI(N-1)+CS 山武论文在 http:/www.paper.edu.cn 每小时的测试产出为 155 UPH(unit pcr hour)=3600/TS*S*N 每大的测试产出为 UPD(unit per day)=UPH*204(按设备利用率85%为准) 根据公式再来举例 以本课题产品为例,当N为1的时候,单颗测试时间为6.7s, index time为0.5s l60UPI=3600(6710.5=500,UPD=50020.4=10200。当N为8的时候,即8个site并行测试时,8 颗产品的同测时间为6.7*1.05=70s(并行测试数增加8倍时测试时间增加5%) UPH=3600(7.0+0.5)*8=3840,UPD=3840*20.4=78336 三 三 图3条状测试框架示意图 165 Fig 3 Strip Parallel Testing Lead frame 当采用sip测试时,l12sie同测测试时间为7.0*1.08-7.56s(并行测试数增加14倍时测试 吋间增加8%),如图3所示,每条框架共有224颗产品,在条状并行测试中采用每次 touch down 测试112颗产品,共有2次 touch down, change touch down时间为05s,每条框架的传输时问即 hange strip time为32s,每条框架上产品的测试时间为IS=T*NCI*(N-1)+CS=18.82s,每小 170时的测试产出UPH=3600TS*S*N=42848,每天的测试产出UPD=UPH*20.4=874099。结合上 述分析的结果,给出以下每天产出的对比表1 表1传统测试与条状并行测试效率比较 Tab. 1 Efficiency of Traditional Test and Strip test UPH UPD 单颗测试1site 500 10200 多sitc测试8sit 3840 78336 条状测试112sit 42848 874099 结合下面的图4说明条状测试的优点。一颗这样的产品,根据不同情况下的测试成本, 75测试售价。模拟出不同site同测时,测试成本与利润的对比关系,可以明显发现在 strip测试 时,单位收益上利润大大高于 single site。这在工厂的大规模量产下是极其有利的,所有 strip 测试的广泛推广有着很好的基础 山国武获论文在丝 http:/www.paper.edu.cn H 0% 09876543 % % ■Cost 0000 % ■ Profit % % 20% 10% 0% single site octal site strip(112)site 图4并行测试site数之成本利润对比 Fig 4 Site Vs Cost profit 结论 本文主要从集成电路测试的角度,提出对生产效率有很大提高的针对封装半成品IC的 条状测试法,目前针对封装半成品IC的条状测试以框架结构为基准,在小 package(SO) 上面有着很好的量产优势,不仅可以大大提高生产效率,加大产出,获得更高的利润 185 可以预见在大规模测试生产厂中,条状并行测试的模式将被广泛使用,并且在使用过稈 中不断的改善,达到最好的投入产出比。 参考文献]( References) 「1吴杰.集成电路测试运作与研析D].上海:上海海运学院,2001.56-90 190[2]曹陆新.密集型集成电路条式并行测试机的设计及研究[D].天津:天津大学,2004,23-76 [3]许建中.大规模集成电路测试方沄[D].南京:南京坦工大学,2006.11-36. [4]时万春.早构型集成电路实时并行测试系统理论、方法和实践[M.北京:中国科学院,2000248 [5]李仪.超人规模集成电路的并行测试技[J.测量与分析,2006,6:24

...展开详情
试读 7P 论文研究-芯片条状并行测试研究 .pdf
立即下载 低至0.43元/次 身份认证VIP会员低至7折
一个资源只可评论一次,评论内容不能少于5个字
weixin_39841365 你的留言是对我莫大的支持
2019-08-16
您会向同学/朋友/同事推荐我们的CSDN下载吗?
谢谢参与!您的真实评价是我们改进的动力~
  • 至尊王者

    成功上传501个资源即可获取
关注 私信
上传资源赚积分or赚钱
最新推荐
论文研究-芯片条状并行测试研究 .pdf 5积分/C币 立即下载
1/7
论文研究-芯片条状并行测试研究 .pdf第1页
论文研究-芯片条状并行测试研究 .pdf第2页

试读结束, 可继续读1页

5积分/C币 立即下载 >