论文研究-基于FPGA的模拟视频采集控制器的研究与实现 .pdf

所需积分/C币:10 2019-08-17 09:18:12 762KB .PDF
收藏 收藏
举报

基于FPGA的模拟视频采集控制器的研究与实现,徐光宪,兰迪,针对目前单处理芯片图像采集实时性不高和FPGA中的毛刺等问题,本文提出了一种基于FPGA的模拟视频采集控制器的解决方案。该设计将图�
山国武花论文在丝 标准的时钟信号 供 使用。然后通过查找表的方式为 提供 组组的数据,一组数据长度为位,前位为从设备的 接下米位为从设备的寄 存器地址 ,最后位为所需配置的数据。当 配置好一组数据后,将 信号线拉高。 模块检测到信号为高电平后,模块的计数器开始工作,按 照提供的数据产生时钟信号()与数据信号():同时会产生与信 号用于控制查找表是否发送下一组数据。 图 模块 模块完成一组数据的传输需要个 这由 的计数器来 控制。第个时钟周期用于初始化 ;第和第个时钟周期用于产生开始信号; 接下来的个时钟周期用于发送位数据和个 每位数据用一个时钟周期发 送应答信号:最后个周期用与产生停止信号。在 产生开始信号之前和结束信 号之后, 与都处于高电半状态。 仿真图如图所小。仿真图中当数据位 时,时钟频率为 的 用 了周期发送了三个字节的数据,这三个字节的二进制表示分别为( )和( ),每个字节后会收到一个 号。从仿真图中的 和 我们可以看出,该模块完成了设计的思想。将该模块对 进行解码配置, 经验证满足了设计的要求。 Bn qnnp hh厂 开始 应结束 信号答信号信号 仿真 图像采集控制 图像采集控制模块可以大体上分灲有效数据检测器、帧杺测控制器、地址产生器、 信号输出器四个部分。下面将分别讲解其功能 有效数据检测器 有效数据 一缓冲器 检测 图有效数据检测器 有效数据检测器结构图如图所示。中于视频数据流中存在消隐期,因此需要将无效数 据滤除。有效数据检测器主要是通过检测 当连续检测到三个字节为 时 就意味着 或者 的到来,然后检测下一字节当中的 和 如果 山国武花论文在丝 则为 则为;如果 则将场信号电平拉为低 电平,如果 ,则将场信号电平拉为高电平。检测到后,从之后开 始,将有效数据从 端输出,并将有效数据信号线 输出高电平。与此 同时计数器开始工作,当计满后关闭输出数据口 将 输出低电 平,重新开始检测起始位。为了使数据与产生的地址与控制信号同步,我们需要将 通过缓冲器进行延时 仿真图如图所示。图 电路板所提供的 时钟信号 从图()中可以看出,当检测到 数据流中有 时,表示奇数场的 信号的到来,因此将信号置为低电平,从后的个字节为有效数据,将 信号置为高电平。并将其从 输出, 是 经缓冲器后输出的数据。 图()中,当检测到 数据流中有 时,衣示偶数场的信号的到 米,因此将信号置为高电平,从后的 字节为有效数据,将 信号置 为高电平。图()中,在于间属于消隐期,不输出数据。 信号线置 为低电平, 输出高阻态 口「「广r 日n 不30X35雪人涅X6Xex即 X6AX X?X。""。X工T 13 2X5米sX58K8X米画而X的XX 2回:№ 1米园某5米58米EB米哪累3 LLLL XX42X45X48X4X4E5XX5”5人6X6366X60eC 12 田T 亚X经XX443果别X4X5XXe3M 一平4米的米4米4x4 CLR 27 RST H 队0mE3X3N4XEXm0aX255 吵11 图有效数据检测器仿真 帧检测控制器 帧检测控制器的输入有:场信号、主控芯片读完数据后的应答信号和 提 供的复位信号 ;其输岀有:模块工作的使能信号、中断请求信号。当接收到 脉冲信号后,该帧检测控制器开始工作,并且将中断请求信号置为低电平。由于 当为的时候代表的是该有效数据为场数据,当为的时侯为场数据。因此帧检 测控制器检测到信号的下降沿时,表示一帧图像的开始,将信号置为高电平。当再次 检测到的下降沿时,其表示的是这一帧图像的结束,将信号置为低电平,并且将 置为高电平通知主掉芯片取走图像数据。 山国武花论文在丝 与门 帧检测 控制器 佟帧检测控制器 由于 输出的数据中,仔在着消隐区,在消隐区内是没有数据的输出的。当 与为低电平的时候,分别表示水平扫描消隐区与垂直扫描消隐区。因此本控制器设 计了一个与门,只有当 和倍号同时为高电平的时候,才会输出一个高电平使能 后面的地址产生器。整个控制器结构如图所示。仿真图如所示。 en ClK 15 >oAK E 图帧检测控制器仿真 地址产生器 由于 输出的帧数据分为两场,采用的是隔行扫描的方式,因此数据分为 奇数场和偶数场。要组成一个完整图像,就需要奇数场和偶数场的数据相互父叉存入 因此为了使一帧图像能顺序的存入 中,就要根据其扫描方式,产生对应的地址。 制式的一帧图像是行,除去消隐区,奇数场有效数据为行(第行到行), 偶数场有效数据为行(第行到行)。实际有效数据为行。每行有效数据为 个字节。假设奇数场第一行数据的首地址为 那么第一行最后一个数据地址为 。从而偶数场第一行数据的首地址就应该为 ,第一行最后一个数据地止为 以此类推,每场中每相邻之向的首地址相差了 而奇数场与偶数场第一行数 据的首地址相差了。以此规律就可以用」地址产生器的地址产生。在地址产生器的设 计中,通过以上规律,采用了三个分地址产生器相加得到目标数据地址。下图显示了地址 产生器的结构。 地址产生 器 地址产生 缓 器 地址产生 器 图地址产生器 其中地址产生器负责的是行连续计数。由于一行数据有个,因此一行数据首地 址与末地址相差 并且行内每相邻两个数据之间的地址是连续的,因此地址产生器 就可以通过与视频数据流同步的时钟信号 ,输出从 到 的循坯行 地址,并且当行输出完成后,产生个 的脉冲,供地址产生器用。 由于同一场内相邻行之间的首地址相差 因此地址产生器的作用是产生每行之 间的差值 。其输入为 当检测到一行结束后,地址产生器就在原有的地址基 山国武花论文在丝 础之上加 。实现同场内,行首地址差的变换。当场输入完成后,需将地址产生 器归为 ,以用于下一场的行首地址的差值输出。因此地址产生器还得检测场 信号,当检测到其上升沿或者下降沿,地址产生器归为 而地址产生器的作用就是输出场与场之间的首地址的差值,奇数场第一行的首地址 为 而偶数场第一行的首地址为 当奇数场交为偶数场时,不仅仅需要输 出其行与列的地址之差,还要输出场与场之间的地址差值。因此地址产生器就是通过检 测场信号来识别奇偶场数据。当检测到奇数场时,其输出 ,当检测到偶数场时, 其输出为 最后三个地址通过加法器相加,其得到的地址就是目标数据地址。目标数据地址输岀后, 让其通过个缓冲器。缓冲器是由触发器构成,其主要作用是滤除信号中的毛刺。地址 产生器的仿舆图如图所示仿真图中 为地址输出端冂,而 是 经 缓冲器后输出的地址。 日A[o①*①@@国短二 @@定@ 一①③包①们红相地C 毛刺前后对 0000_:__X00005 U↓0 Dh" naTAn 3:米c0X043消0E4x0E45x0E4s"xceT 毛刺缓冲前后对比 RT奸 砂$国AmXX0X@X000XmX 罗国M米X 所国AmR3 图地址产生器仿真 控制信号产生器 产生了与视频数据同步的地址后,要存入中还需要向输入同步的控制信 的控制信号有: 表列出了 的工作模式对 应的控制信号。由于 输出的数据是位,根据以上模式,就可以选择仪用 数据冂的读、写两种L作交替切换,由于存在消隐期,因此需要在消隐区内使 处 不工作模式(等待模式)。根据这三种工作模式对应的控制信号,设计出该 控制信 号产生器的输出。 山国武技论文在丝 作模式 模式 WE CE OE LB UB L07D8-Dl5 RAM不 工作 ⅩHXXX高阻高阻 H XX高阻高阻 禁止输出xL XHH高阻高阻 H LLL H DOUT高阻 HL高阻 H LL DOUT DOUT L H DIN高阻 LLXH L高阻DIN L L DIN DIN 控制信号输出器的输入为与信号、 时,表示有效 数据廾始采集写入,因此该控制信号产生器输出 当 时是衣示此吋处于消隐期内,要使 处于等待状态,因此控制信号 产生器输出: 、、。当检测到 吋,衣示向 主控芯片输出了一个中断信号,接下米主控芯片将读取 中的数据,因此需将控制信 号输出为: 。通过帧检测控制器可以看出,不存在 的情况。同样在 控制信号产生器后加一个缓冲器,以调节与数据信 号和地址信号的冋步输出。仿真图如图所示。 CE 0 LiL 读等待;写入 图控制信号产生器仿真 结论 本文用 作为哽件平台,米用时序仿真工只对各模块进行验证仿真,实现了图像采 集控制器。图为该模拟视频采集控制器的 电路板,通过实际测试表明,该控 制器提高了图像处理系统的实时性,同时通过改进电路的结构设计,减小了 中产生的 毛刺信号。该设计不仅符合高速图像采集要求,而且有效减少了毛刺信号对电路的影响,运 行效果良好。 山国武技论文在丝 参考文献 工强,文丰,仁勇峰基于的高速实时数据采集存储系统仪表技术与传感器 吴作勇基于 和 的图像监视器的设计大连:人连海事大学, 吴长江棊于的目标跟踪系统设计与研究镇江:江苏大学, 龚向东,刘春平,黄虹宾,曾振兴一种基于 软核的嵌入式图像采集处理系统设计电子测量 技术,,

...展开详情
试读 8P 论文研究-基于FPGA的模拟视频采集控制器的研究与实现 .pdf
立即下载 低至0.43元/次 身份认证VIP会员低至7折
抢沙发
一个资源只可评论一次,评论内容不能少于5个字
weixin_39840924 你的留言是对我莫大的支持
2019-08-17
  • 至尊王者

    成功上传501个资源即可获取
关注 私信 TA的资源
上传资源赚积分or赚钱
最新推荐
论文研究-基于FPGA的模拟视频采集控制器的研究与实现 .pdf 10积分/C币 立即下载
1/8
论文研究-基于FPGA的模拟视频采集控制器的研究与实现 .pdf第1页
论文研究-基于FPGA的模拟视频采集控制器的研究与实现 .pdf第2页

试读结束, 可继续读1页

10积分/C币 立即下载 >