论文研究-基于CPLD的面阵CCD驱动发生器的设计 .pdf

所需积分/C币:7 2019-08-15 15:23:29 364KB .PDF
5
收藏 收藏
举报

基于CPLD的面阵CCD驱动发生器的设计,童子权,王磊,针对美国TI公司面阵型CCD器件TC341的驱动时序要求,本文提出了一种基于可编辑逻辑器件(CPLD)实现的CCD驱动发生器的设计方案。通过对T
中国武技论文在线 压的设计相似,我们选用个齐纳二极管串联的电阻串朕,经 得到稳定的 电压,然后将其接入一个反相衰减电路,得到一个的电压。即得到了 两种电 时序驱动模块的功能是要产生能够直接驱动T作的信号。为此,它需要满足两个 条件:即达到 控制信号的驱动电压 );其输出的电压信号要随着 产的时序脉冲信号进行不断的变化。 为此,我们选择多路开关 ,在其输入端接入偏置电压模块产生的 选择控制端则由产生的时序信号对通道的选择进行控制。而在输岀端接入一个同相放 大电路放大系数为这样便待到了 的电压信号,且此信号的变化是随着 输出的吋序信号进行相应变化的。在这里需要注意的是,各个控制信号需要单独的设计,以 防止信号之间的互相串扰和影响。信号驱动电路结构如图所示。 图3CCD信号驱动电路结构 驱动时序的设计 的驱动时序分析 的工作状态与其驱动时序密切相关。只有在严格满足驱动时序要求的基础上, 的转换效率、信噪比、光电转换特性等指标才能达到最佳状态。因此, 驱动时序的设 汁至关重要。 的一个工作周期分两个阶段感光阶段和转移阶段。驱动 正常工作共需要 路控制信号:分别是成像区时钟信号;存储区控时钟号、串行寄存器时钟信号 、电荷复位脉冲信号和转移门控制信号。 的各驱动时序的关系如图 所示 中国武技论文在线 叫|ear Transfar to Memory Readout bulge。 gitter Determirie nsir日 唱8cyc|齿 SAG 1山sLin白2A4 SRG RsG 图 的驱动时序关系 感光阶段主要完成三个功能:成像区的电荷积累、存储区到串行寄存器的电荷行转移 以及串行寄存器向输出放人器的水平电荷转移。 首先底层出现电子快门脉冲信号(电压、脉宽矿)将感应区的电荷清除 电子快门脉冲之后开始图像信号积分阶段,将感应到的光信息转换成电荷信号,这时 为低电平,将成像区和存储区隔断。与此同时,存储区的电荷在同频脉冲和的 控制下实现由存储区到串行寄存器的行转移,以及串行寄存器冋输出放大器的水平转移。在 串行寄行器时钟信号的个脉冲作用下,输出放大器进行次水平读出。在读完第 行信号之后会进行一次行转移。行转移期问间串行寄存器时钟信号不变无像元信 号输出。在行转移结束之后进行第二行电荷的读出如此循环,直到存储区中·幅图像的 行电荷读出为止。 转移阶段主要是亢成成像区中的电荷向存储区的转移,以及清空存储区中的无效电荷 在电荷由成像区转移到存储区过程中,转移时钟信号、 为个同频脉冲。 串行寄存器时钟信号无效不输出电荷信号。同时,产生的个脉冲将上一次转 移来的电荷清空。在咴转移结束之后雨次进人感光阶段存储区首先进行一次水平转移开始 信号的输出同时感光区像元进入电荷积累,准备进行转移。这样在感光阶段中行转移、水 平转移的循环(內循环),与感光阶段与转移阶段的循环外循环,就构成了 工作的 一个周期。 驱动时序设计与实现 传统的驱动时序设计要有:数字集成电路、单片微处理器、 器件或可 编程逻辑器件来设计实现。 数字集成电路结构改计简单、成本低廉但与可编程逻辑器件()相比电路集成度 较低、调试困难而且器件延时较大。单片机的设计方法虽然可由软件去方便的控制使件电 路来进行调试但受其工作频率的限制无法满足高速驱动时序的要求。由晶振、计数 器和 存储器构成的驱动时序产生方法结构简单、调试简便但其结构尺寸较大。 采用可编程逻辑器件( )进行驱动设计开发,具有以下特点: 反复编程,无需制版,具有调试灵活的特性: 电路板机械尺寸小适应便携化的发展趋势; 中国武技论文在线 随意定义∏,方使布局布线,节省电路板空问,提高系统的叮靠性和稳定性。 本设计 芯片选用 Ⅱ系列的器件 此芯片有个逻辑 宏单元和个等效典型宏单元数足以满足本设计的需要。开发平台选择配套的最新版 进行设计,支持语言和原理图输入等多科方式。在设计中我们部分采用 提供的 宏功能。 在感光阶段串行寄存器时钟信号和电荷复位脉冲信号周期一致,高电 平需要达到 的脉宽要大于 转移阶段时钟控制信号、 为同频脉冲信号,周期均为,占空比%。转移阶段到感光阶段过程中 的三个标志脉冲要满足的下降沿在最后。延迟要大于后进入内循环。 在满足时序要求的情况下,本着利于设计的原则,我们设各路驱动信号的占空比均为 和均为占空比%,周期为的脉冲信号,等信号周期为占空比 6,周期为 的脉冲信号。每个阶段时序产生电路需要不同时钟但时序设计最好只 用一个时钟,以保证信号稳定可靠地传输 经过计算,我们统一采用 作为整个时序发生电路的同步时钟,经计数器分频 和分频得到 和 时钟,时钟作为感光阶段电路的输入时钟 时钟作为转移阶段电路的输入时钟。 的同步时钟作为延迟电路的输入时钟 本设计采用模块化实现,分别设计各阶段时序发生电路,在达到所需脉冲后将各信号锁 到平稳电平( 为低电平,为高电平),通过将各个阶段相同 信号的逻辑控制(、 相或,相与),即可得到整个周期所需的 实际驱动信号。吋序驱动电路实现框图如图所示: 光阶段 时钟信号 分频 标志脉冲 中心逻辑控制 转移阶段 图时序驱动电路原理框图 感光阶段时序设计与实现 在感光阶段设计中,我们对 的输入时钟进行计数,计数脉冲为个。感光 阶段需要上阶段触发信号进行启动。设计中,我们选用触发器,其输入端接到上一阶段 的触发信号时钟端接经反向的 输入时钟,输岀端经一个非门后,接入一个三输 入的或门(输入时钟的开关)。或门的另一端接入 输入时钟。 输入时钟通过后,我们用位计数器对其进行计数,通过一个的比较器对计数结 果进行比较, 和达到所需要脉冲时,比较器产生一个跳变信号 ,用此 信号去触发两个触发器(在设计中为了得到最小的延付去对计数器清零,防止产生时钟 信号脉冲的个数不够准确),并用一个触发器的输出接入另一个触发器的输入。感光阶段核 心部分原理图如图所示 中国武技论文在线 & 图感光阶段核心部分原理图 我们把前一个触发器输岀接入计数器的清零端对其淸零,同时接入三输入或门的输入 端,对的脉冲进行屏蔽,使其输出为稳定低的电平;另·个触发器的输出接入的 输入或门,对的脉冲进行屏版,使其输出为稳定扃的电平。感光阶段吋序仿貞结果 如图所示 图感光阶段时序仿真结果 转移阶段时序设计与实现 转移阶段设计要对 时钟脉冲进行计数,当、、 的路脉 冲信号达到时,比较器输出跳变信号触发触发器,将触发器输出的高电平接入计 数器的清零端对计数器进行清零,同时将其接入到或门的输入端,对脉冲迂行屏蔽,使其输 出为稳定低的电平。转移阶段核心部分原理图如图所示: 图转移阶段核心部分原理图 其中,触发器的输出的 作为下一阶段的启动信号,比较器的跳变信号 作为下一阶段的清零信号。转移阶段时序仿真结果如图所示: tMra。「2xp「P,a 33千 nnnnnnnnrnrnnrnnnnmnmannn 图转移阶段时序仿真结果 标志脉冲时序设计与实现 在标志脉冲的设计中,我们用第个与门接受的信号,当由低电平到扃电 中国武技论文在线 平吋,触发器输出为“”,与门将打开,使输入时钟信号通过,当到达吋钟的第个 降沿时,触发第二个触发器,其输岀将把第二个与门锁死,这样便使输出端产生标 志脉冲信号。标志脉冲核心部分原理图如图所示 P+Dc 图标志脉冲核心部分原理图 和的设计方法与类似,延迟电路的设计,我们只需对 的同步时 钟计个数即可。由于篇幅限制,故唅去具体描述。标志脉冲吋序仿貞结果如图所示 L Haet toefl I aa P相hmdm imn y e n m h nr P n m 11," arn 图标志脉冲时序仿真结果 结论 设计完成后,对整个时序设计进行编译、仿真,得到的结果令人满意,时序仿真结果如 图所示: Timina acter T A LIULLUULULULUIUIUUJUNLIUUIIILILTIUIULUIIULLIILLILLUUUUUUIULUIUIULLULUULIULULULUUUI JULY mUUMUU 几冂n厂n「rn 图整个阶段时序仿真结果 本文给出了利用 可编程逻辑器件 ,结合供电、偏置等模块来驱动 工作的设计过程。使用可编程逻辑器件进行设计,能使系统在不该变哽件设计的情况 下,便可根据系统不同应用需求,进行其他工作模式(隔行扫描模式)的设计,实现对 驱动∫级更新,从而使该系统具有较大的灵活性、通用性。 中国武技论文在线 参考文献 郝鹏飞,张新军,董志国,等.基于面阵的高精度测量技术及应用.天津大学学报, 顾一,叶炜,许煜.基于CPLD的面阵CCD驱动时序发生器设计LJ」.光学仪器,2008,30(6):54-59 孔渊,王世勇,崔洪,等.基于CPLD的高速面阵CCD驱动电路设计[J].半导体光电,2003, 24(5):363-366

...展开详情
试读 8P 论文研究-基于CPLD的面阵CCD驱动发生器的设计 .pdf
立即下载 低至0.43元/次 身份认证VIP会员低至7折
一个资源只可评论一次,评论内容不能少于5个字
weixin_39840924 你的留言是对我莫大的支持
2019-08-15
您会向同学/朋友/同事推荐我们的CSDN下载吗?
谢谢参与!您的真实评价是我们改进的动力~
  • 至尊王者

    成功上传501个资源即可获取
关注 私信
上传资源赚积分or赚钱
最新推荐
论文研究-基于CPLD的面阵CCD驱动发生器的设计 .pdf 7积分/C币 立即下载
1/8
论文研究-基于CPLD的面阵CCD驱动发生器的设计 .pdf第1页
论文研究-基于CPLD的面阵CCD驱动发生器的设计 .pdf第2页

试读结束, 可继续读1页

7积分/C币 立即下载 >